Web-Based Simulator of Superscalar RISC-V Processors

Mastering computational architectures is essential for developing fast and power-efficient programs. Our advanced simulator empowers both IT students and professionals to grasp the fundamentals of superscalar RISC-V processors, HW/SW co-design and HPC optimization techniques. With customizable proce...

Celý popis

Podrobná bibliografie

Vydáno v:	SC24-W: Workshops of the International Conference for High Performance Computing, Networking, Storage and Analysis s. 1676 - 1684
Hlavní autoři:	Jaros, Jiri, Majer, Michal, Horky, Jakub, Vavra, Jan
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 17.11.2024
Témata:	Codes Computer architecture HW-SW Co-design Optimization Processor Simulator Program processors RISC-V Runtime Semiconductor device measurement Software development management Source coding Superscalar Processor Systems architecture Vectors Web Application
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!