Out-of-order parallel simulation for ESL design
At the Electronic System Level (ESL), design validation often relies on discrete event (DE) simulation. Recently, parallel simulators have been proposed which increase simulation speed by using multiple cores available on today's PCs. However, the total order of time in DE simulation is a bottl...
Uložené v:
| Vydané v: | Proceedings of the Conference on Design, Automation and Test in Europe s. 141 - 146 |
|---|---|
| Hlavní autori: | , , |
| Médium: | Konferenčný príspevok.. |
| Jazyk: | English |
| Vydavateľské údaje: |
San Jose, CA, USA
EDA Consortium
12.03.2012
|
| Edícia: | ACM Conferences |
| Predmet: | |
| ISBN: | 3981080181, 9783981080186 |
| On-line prístup: | Získať plný text |
| Tagy: |
Pridať tag
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Buďte prvý, kto okomentuje tento záznam!