Out-of-order parallel simulation for ESL design
At the Electronic System Level (ESL), design validation often relies on discrete event (DE) simulation. Recently, parallel simulators have been proposed which increase simulation speed by using multiple cores available on today's PCs. However, the total order of time in DE simulation is a bottl...
Gespeichert in:
| Veröffentlicht in: | Proceedings of the Conference on Design, Automation and Test in Europe S. 141 - 146 |
|---|---|
| Hauptverfasser: | , , |
| Format: | Tagungsbericht |
| Sprache: | Englisch |
| Veröffentlicht: |
San Jose, CA, USA
EDA Consortium
12.03.2012
|
| Schriftenreihe: | ACM Conferences |
| Schlagworte: | |
| ISBN: | 3981080181, 9783981080186 |
| Online-Zugang: | Volltext |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!