Out-of-order parallel simulation for ESL design
At the Electronic System Level (ESL), design validation often relies on discrete event (DE) simulation. Recently, parallel simulators have been proposed which increase simulation speed by using multiple cores available on today's PCs. However, the total order of time in DE simulation is a bottl...
Uloženo v:
| Vydáno v: | Proceedings of the Conference on Design, Automation and Test in Europe s. 141 - 146 |
|---|---|
| Hlavní autoři: | , , |
| Médium: | Konferenční příspěvek |
| Jazyk: | angličtina |
| Vydáno: |
San Jose, CA, USA
EDA Consortium
12.03.2012
|
| Edice: | ACM Conferences |
| Témata: | |
| ISBN: | 3981080181, 9783981080186 |
| On-line přístup: | Získat plný text |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Buďte první, kdo okomentuje tento záznam!