DRiLLS: Deep Reinforcement Learning for Logic Synthesis

Logic synthesis requires extensive tuning of the synthesis optimization flow where the quality of results (QoR) depends on the sequence of optimizations used. Efficient design space exploration is challenging due to the exponential number of possible optimization permutations. Therefore, automating...

Celý popis

Podrobná bibliografie

Vydáno v:	Proceedings of the ASP-DAC ... Asia and South Pacific Design Automation Conference s. 581 - 586
Hlavní autoři:	Hosny, Abdelrahman, Hashemi, Soheil, Shalan, Mohamed, Reda, Sherief
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 01.01.2020
Témata:	Benchmark testing Circuit synthesis Delays Optimization Reinforcement learning Space exploration Tuning
ISSN:	2153-697X
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!