Adora Compiler: End-to-End Optimization for High-Efficiency Dataflow Acceleration and Task Pipelining on CGRAs

To fully harness emerging computing architectures, compilers must provide intuitive input handling alongside powerful code optimization to unlock maximum performance. Coarse-Grained Reconfigurable Arrays (CGRAs) - highly energy-efficient for nested-loop applications - have lacked a compiler capable...

Celý popis

Podrobná bibliografie

Vydáno v:	2025 62nd ACM/IEEE Design Automation Conference (DAC) s. 1 - 7
Hlavní autoři:	Lou, Jiahang, Zhu, Qilong, Dai, Yuan, Zhong, Zewei, Yin, Wenbo, Wang, Lingli
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 22.06.2025
Témata:	Bridges CGRA compiler Edge computing Energy efficiency Hardware loop transformation Optimization Pipeline processing Program processors Programming Scalability Source coding
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!