VLSI chip design with the hardware description language VERILOG. An introduction based on a large RISC processor design /
Uloženo v:
| Hlavní autor: | |
|---|---|
| Médium: | Kniha |
| Jazyk: | angličtina |
| Vydáno: |
Berlin :
Springer,
1996
|
| Vydání: | [1st ed.] |
| Témata: | |
| ISBN: | 3540600329 |
| On-line přístup: |
|
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
MARC
| LEADER | 00000nam a2200000 4500 | ||
|---|---|---|---|
| 003 | SK-BrCVT | ||
| 005 | 20220617190254.0 | ||
| 008 | 970405s1996 gw e ||||||eng d | ||
| 020 | |a 3540600329 | ||
| 035 | |a CVTIDW0940779 | ||
| 040 | |b slo |a CVTI SR | ||
| 041 | 0 | |a eng | |
| 044 | |a gw | ||
| 080 | |a 621.3.049.771.14:004.415.26 |2 UDC-MRF | ||
| 100 | 1 | |a Golze, Ulrich | |
| 242 | 1 | 0 | |a Navrhovanie čipov VLSI pomocou hardware popisujúceho jazyka VERILOG. Úvod na základe detailného navrhovania procesora RISC |
| 245 | 1 | 0 | |a VLSI chip design with the hardware description language VERILOG. An introduction based on a large RISC processor design / |c Authors: Ulrich Golze and Co. |
| 250 | |a [1st ed.] | ||
| 260 | |a Berlin : |b Springer, |c 1996 | ||
| 300 | |a XIV, 358 s. + Príl. 1 disk. : |b grafy, lit., obr., tab. ; | ||
| 653 | 1 | |a asembler |a model chýb |a simulátor |a skúšanie | |
| 692 | |a VD ML PO MM | ||
| 910 | |b A557478 | ||
| 919 | |a 3-540-60032-9 | ||
| 974 | |f Knihy | ||
| 992 | |a AMG | ||
| 999 | |c 89521 |d 89521 | ||