Search Results - acm: c.: computer systems organizacion/c.1: processor architektury/c.1.4: parallel architektury~
-
1
Authors: et al.
Contributors: et al.
Subject Terms: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator
File Description: application/pdf; text/html
Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230
Availability: http://hdl.handle.net/11012/63230
-
2
Authors: Kraus, Michal
Thesis Advisors: Kubátová, Hana, Kollár,, Ján, Kunovský, Jiří
Subject Terms: interconnection networks, propojovací sítě, paralelní systém, numerická integrace, integrator, parallel system, integrátor, numerical integration, Taylorova řada, Taylor series
Availability: http://www.nusl.cz/ntk/nusl-261227
-
3
Authors:
Contributors:
Subject Terms: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor
File Description: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5
Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011
Availability: https://hdl.handle.net/10084/87594
-
4
Authors:
Contributors:
Subject Terms: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description
File Description: text/html
Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891
Availability: http://hdl.handle.net/11012/52891
-
5
Alternate Title: Analiza architektury akceleratora FPGA dla szybkiej statystycznej sieci splotowej w systemie rozpoznawania emocji w czasie rzeczywistym. (Polish)
Authors: et al.
Source: Przegląd Elektrotechniczny; 2021, Vol. 97 Issue 7, p132-134, 3p
-
6
Alternate Title: Wielordzeniowe i jednordzeniowe mikroprocesory Raspberry Pi. (Polish)
Authors:
Source: Przegląd Elektrotechniczny; 2023, Vol. 99 Issue 1, p38-43, 6p
-
7
Authors:
Contributors:
Subject Terms: jazyk pro popis architektury, ADL, mikrokontrolér, procesor, CISC, RISC, Harvardská architektura, Von Neumannova architektura, modelování, simulace, ISAC, LISA, architecture description language, microcontroller, processor, Harvard architecture, Von Neumann architecture, modeling, simulation
Time: 8051
File Description: application/pdf; text/html
Relation: ŠIMON, P. Simulace architektury mikroprocesoru 8051 [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.; 34875; http://hdl.handle.net/11012/52994
Availability: http://hdl.handle.net/11012/52994
-
8
Authors:
Contributors:
Subject Terms: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární
File Description: application/pdf; text/html
Access URL: http://hdl.handle.net/11012/54277
-
9
Alternate Title: Stack matrix architecture for parallel processing using reverse Polish notation. (English)
Authors:
Source: Przegląd Elektrotechniczny; 2025, Issue 10, p82-89, 8p
-
10
Authors:
Contributors:
Subject Terms: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory
File Description: 61 s.; 2012730 bytes; application/pdf; application/octet-stream
Relation: Univerzitní knihovna (sklad); http://hdl.handle.net/10195/39395; D24672
Availability: http://hdl.handle.net/10195/39395
-
11
Alternate Title: New museum in the city. Changes in the functional and spatial development of the architecture of contemporary museum object. (English)
Authors: DERWISZ, JUSTYNA
Source: Housing Environment / Środowisko Mieszkaniowe; 2020, Issue 30, p72-81, 10p
Subject Terms: MUSEUM building design & construction, MULTIMEDIA systems, COMPUTER engineering, PUBLIC spaces
Geographic Terms: POLAND
-
12
Authors:
Source: Systémová Integrace; 2012, Vol. 19 Issue 4, p7-24, 18p
-
13
Authors: et al.
Contributors: et al.
Subject Terms: integrátor, propojovací sítě, parallel system, numerická integrace, numerical integration, Taylor series, integrator, Taylorova řada, paralelní systém, interconnection networks
File Description: application/pdf; text/html
Access URL: http://hdl.handle.net/11012/63230
-
14
Authors:
Source: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska, Vol 4, Iss 4 (2014)
Subject Terms: algorytm EM, architektury wielordzeniowe, równoległość, separacji Gaussowskich zmiennych losowych, reguła trzech sigm, archi, info
-
15
Authors:
Contributors:
Subject Terms: Překladače, transformace, Eclipse, jazyk ISAC, Eclipse Modeling Framework (EMF), Translators, transformations, ISAC language
File Description: application/pdf; text/html
Relation: NETOČNÝ, O. Transformace grafické reprezentace procesoru do jazyka pro popis architektury [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.; 42742; http://hdl.handle.net/11012/55827
Availability: http://hdl.handle.net/11012/55827
-
16
Authors:
Contributors:
Subject Terms: bakalářská práce, 32-bitový mikroprocesor, architektura instrukčního souboru RISC-V32I, návrh hardwaru v jazyce VHDL, programovatelné hradlové pole
File Description: 63 stran; application/pdf
Availability: https://dspace.tul.cz/handle/15240/174403
-
17
Authors:
Contributors:
Subject Terms: matematická morfologie, morfologický filtr, obvodová implementace, algoritmus, FPGA, mathematical morphology, morphological filter, hardware implementation, algorithm
File Description: 157 s.; application/pdf
Relation: 36922; http://hdl.handle.net/11025/5152
Availability: http://hdl.handle.net/11025/5152
-
18
Alternate Title: The Use of Enterprise Architecture to Coordinate the Digital Transformation of Organization Networks. (English)
Authors: Sobczak, Andrzej
Source: Management Issues / Problemy Zarządzania; 2015, Vol. 13 Issue 2(52), p113-124, 12p
-
19
Authors:
Source: Concurrency & Computation: Practice & Experience; Mar2014, Vol. 26 Issue 4, p917-928, 12p
Subject Terms: NUCLEOTIDE sequence, GENOMICS, BIOSENSORS, PARALLEL computers, CLOUD computing, ALGORITHMS
-
20
Alternate Title: Every Representation is an Interpretation: A Hermeneutic Approach to Information Architecture. (English)
Authors: Roszkowski, Marcin
Source: Zagadnienia Informacji Naukowej; 2019, Vol. 114 Issue 2, p61-79, 19p
Nájsť tento článok vo Web of Science
Full Text Finder