Search Results - acm: c.: computer systems organizacion/c.1: processor architektury*

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Authors: Ministr, Martin Masařík, Karel Křoustek, Jakub

Contributors: Ministr, Martin Masařík, Karel Křoustek, Jakub

Subject Terms: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

File Description: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Availability: http://hdl.handle.net/11012/52891

Simulace architektury mikroprocesoru 8051 ; Simulation of the 8051 Microprocessor Architecture

Authors: Šimon, Petr Hruška, Tomáš Křoustek, Jakub

Contributors: Šimon, Petr Hruška, Tomáš Křoustek, Jakub

Subject Terms: jazyk pro popis architektury, ADL, mikrokontrolér, procesor, CISC, RISC, Harvardská architektura, Von Neumannova architektura, modelování, simulace, ISAC, LISA, architecture description language, microcontroller, processor, Harvard architecture, Von Neumann architecture, modeling, simulation

Time: 8051

File Description: application/pdf; text/html

Relation: ŠIMON, P. Simulace architektury mikroprocesoru 8051 [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.; 34875; http://hdl.handle.net/11012/52994

Availability: http://hdl.handle.net/11012/52994

Návrh pokročilé architektury procesoru v jazyce VHDL

Authors: Slavík, Daniel Straka, Martin Šimek, Václav

Contributors: Slavík, Daniel Straka, Martin Šimek, Václav

Subject Terms: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

File Description: application/pdf; text/html

Access URL: http://hdl.handle.net/11012/54277

Transformace grafické reprezentace procesoru do jazyka pro popis architektury ; Transformation of Processor Graphical Representation to the Architecture Description Language

Authors: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Contributors: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Subject Terms: Překladače, transformace, Eclipse, jazyk ISAC, Eclipse Modeling Framework (EMF), Translators, transformations, ISAC language

File Description: application/pdf; text/html

Relation: NETOČNÝ, O. Transformace grafické reprezentace procesoru do jazyka pro popis architektury [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.; 42742; http://hdl.handle.net/11012/55827

Availability: http://hdl.handle.net/11012/55827

Návrh jádra procesoru architektury RISC-V v FPGA ; RISC-V architecture based processor core in an FPGA

Authors: Körner, Jaroslav Rozkovec Martin, Ing. Ph.D. :57232 Kolář Milan, doc. Ing. CSc. :54736

Contributors: Körner, Jaroslav Rozkovec Martin, Ing. Ph.D. :57232 Kolář Milan, doc. Ing. CSc. :54736

Subject Terms: bakalářská práce, 32-bitový mikroprocesor, architektura instrukčního souboru RISC-V32I, návrh hardwaru v jazyce VHDL, programovatelné hradlové pole

File Description: 63 stran; application/pdf

Relation: https://dspace.tul.cz/handle/15240/174403

Availability: https://dspace.tul.cz/handle/15240/174403

Periferie procesoru RISC-V ; RISC-V Processor Peripherals

Authors: Vavro, Tomáš Martínek, Tomáš Kekely, Lukáš

Contributors: Vavro, Tomáš Martínek, Tomáš Kekely, Lukáš

Subject Terms: RISC-V, procesor, UART, sériová komunikácia, VHDL, návrh číslicových systémov, SystemVerilog, UVM, Universal Verification Methodology, funkčná verifikácia číslicových systémov, processor, serial communication, design of digital systems, functional verification of digital systems

File Description: application/pdf; text/html

Relation: 136806; http://hdl.handle.net/11012/200177

Availability: http://hdl.handle.net/11012/200177

Neighborhood - Adaptable Processor for Multi - Processing ; Hardware Architectures for Morphological Filters with Large Structuring Elements ; Číslicové architektury pro morfologické filtry s velkými strukturujícími elementy

Authors: Bartovský, Jan Georgiev, Vjačeslav

Contributors: Bartovský, Jan Georgiev, Vjačeslav

Subject Terms: matematická morfologie, morfologický filtr, obvodová implementace, algoritmus, FPGA, mathematical morphology, morphological filter, hardware implementation, algorithm

File Description: 157 s.; application/pdf

Relation: 36922; http://hdl.handle.net/11025/5152

Availability: http://hdl.handle.net/11025/5152

Implementace generického procesoru v FPGA ; Implementation of Generic Processor in FPGA

Authors: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Contributors: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Subject Terms: přenosem spouštěné architektury, VLIW, architektury procesorů, VHDL, COMBO6X, FPGA, Virtex-II Pro, transport triggered architectures, processor architectures

File Description: application/pdf; text/html

Relation: MIKUŠEK, P. Implementace generického procesoru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 15302; http://hdl.handle.net/11012/54028

Availability: http://hdl.handle.net/11012/54028

Simulátor 32-bitového procesoru podporující instrukční sadu MIPS ; Simulator of the 32-bit MIPS processor

Authors: Petr Nešpůrek Štepanovský Michal Buk Zdeněk

Contributors: Petr Nešpůrek Štepanovský Michal Buk Zdeněk

Subject Terms: simulátor procesoru, instrukční sada MIPS32, cache, Verilog, Java, processor simulator, MIPS32 instruction set

Relation: http://hdl.handle.net/10467/83380

Availability: http://hdl.handle.net/10467/83380

Vytvoření modelu procesoru PowerPC ; Modelling of PowerPC Processor

Authors: Blaha, Hynek Masařík, Karel Dolíhal, Luděk

Contributors: Blaha, Hynek Masařík, Karel Dolíhal, Luděk

Subject Terms: jazyk pro popis architektury, instrukční sada, toolchain, procesor, PowerPC, CISC, RISC, CodAL, Codasip, modelování, simulace, architecture description language, instruction set, processor, modelling, simulation

File Description: application/pdf; text/html

Relation: BLAHA, H. Vytvoření modelu procesoru PowerPC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.; 79302; http://hdl.handle.net/11012/187467

Availability: http://hdl.handle.net/11012/187467

Paralelní výpočetní architektury založené na numerické integraci ; Parallel Computer Systems Based on Numerical Integrations

Authors: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Contributors: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Subject Terms: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator

File Description: application/pdf; text/html

Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230

Availability: http://hdl.handle.net/11012/63230

Influence of Sophisticated Hybrid Honeypot on Efficiency of Intrusion Detection System Architecture in Distributed Computer Systems ; Vplyv sofistikovaného hybridného Honeypotu na efektivitu architektúry systému detekcie prieniku v distribuovaných počítačových systémoch

Authors: Peter Fanfara Martin Chovanec

Availability: http://aip.vse.cz/doi/10.18267/j.aip.12.html
http://aip.vse.cz/doi/10.18267/j.aip.12.pdf

Implementace obecného assembleru

Authors: Husár, Adam Hruška, Tomáš Masařík, Karel

Contributors: Husár, Adam Hruška, Tomáš Masařík, Karel

Subject Terms: ADL, processor design tools, cross assembler, general assembler, vnitřní model jazyka ISAC, architecture and instruction set description language, pseudo-operation, relocation, assembler architecture, relokace, retargetabilní assembler, návrh assembleru, ASIP, instruction set, relaxation, univerzální assembler, obecný assembler, relaxace, retargetable assembler, application-specific instruction set processor, procesor s aplikačně specifickou instrukční sadou, architektura assembleru, Lissom, ISAC, LISA, two-way coupled finite automata, bitová oprava, directive handling, assembler design, one-pass assembler, dvouprůchodový assembler, zpracování výrazů assemblerem, universal assembler, nástroj pro návrh procesorů, direktiva, jednoprůchodový assembler, pseudooperace, two-pass assembler, assembler expression processing, internal ISAC language model, dvojcestné párové automaty, zpracování direktiv, cross-assembler, directive, Parserlib2, Assembler, fix-up, jazyky pro popis architektury a instrukční sady, instrukční sada

File Description: application/pdf; text/html

Access URL: http://hdl.handle.net/11012/187537

Návrh pokročilé architektury procesoru v jazyce VHDL ; VHDL Design of Advanced CPU

Authors: Slavík, Daniel Straka, Martin Šimek, Václav

Contributors: Slavík, Daniel Straka, Martin Šimek, Václav

Subject Terms: procesor, VHDL, subskalární, skalární, superskalární, cache, RAM, návrh, processor, subscalar, scalar, superscalar, design

File Description: application/pdf; text/html

Relation: SLAVÍK, D. Návrh pokročilé architektury procesoru v jazyce VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.; 34547; http://hdl.handle.net/11012/54277

Availability: http://hdl.handle.net/11012/54277

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Authors: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Index Terms: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Authors: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Index Terms: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Authors: Zeman, Kryštof Mašek, Pavel

Index Terms: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Authors: Zeman, Kryštof Mašek, Pavel

Index Terms: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Authors: Zeman, Kryštof Mašek, Pavel

Index Terms: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Authors: Zeman, Kryštof Mašek, Pavel

Index Terms: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618