Výsledky vyhledávání - acm: c.: computer systems organizacion/c.1: processor architectures/c.1.4: parallel architektury*

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Autoři: Ministr, Martin Masařík, Karel Křoustek, Jakub

Přispěvatelé: Ministr, Martin Masařík, Karel Křoustek, Jakub

Témata: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

Popis souboru: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Dostupnost: http://hdl.handle.net/11012/52891

Neighborhood - Adaptable Processor for Multi - Processing ; Hardware Architectures for Morphological Filters with Large Structuring Elements ; Číslicové architektury pro morfologické filtry s velkými strukturujícími elementy

Autoři: Bartovský, Jan Georgiev, Vjačeslav

Přispěvatelé: Bartovský, Jan Georgiev, Vjačeslav

Témata: matematická morfologie, morfologický filtr, obvodová implementace, algoritmus, FPGA, mathematical morphology, morphological filter, hardware implementation, algorithm

Popis souboru: 157 s.; application/pdf

Relation: 36922; http://hdl.handle.net/11025/5152

Dostupnost: http://hdl.handle.net/11025/5152

A simulation tool of parallel architectures for digital image processing applications based on DLX processors.

Autoři: Valero, V. Cuartero, F. Garrido, A. a další

Zdroj: Proceedings, International Conference on Image Processing; 1995, Issue 3, p448-448, 1p

Implementace generického procesoru v FPGA ; Implementation of Generic Processor in FPGA

Autoři: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Přispěvatelé: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Témata: přenosem spouštěné architektury, VLIW, architektury procesorů, VHDL, COMBO6X, FPGA, Virtex-II Pro, transport triggered architectures, processor architectures

Popis souboru: application/pdf; text/html

Relation: MIKUŠEK, P. Implementace generického procesoru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 15302; http://hdl.handle.net/11012/54028

Dostupnost: http://hdl.handle.net/11012/54028

Automatické řízení výpočtu ve specializovaném výpočetním systému ; Specialized Computer System Automatic Control

Autoři: Opálka, Jan Kunovský, Jiří Šátek, Václav

Přispěvatelé: Opálka, Jan Kunovský, Jiří Šátek, Václav

Témata: derivace, diferenciální rovnice, Taylorova řada, mikroprocesor, numerická integrace, pevná řádová čárka, pohyblivá řádová čárka, integrátor, řadič, boothův algoritmus, paralelní architektury, derivation, diferential equnation, Taylor series, mikroprocessor, numeric integration, fixed point, floating point, integrator, controller, Booth algorithm, parallel architectures

Popis souboru: application/pdf; text/html

Relation: OPÁLKA, J. Automatické řízení výpočtu ve specializovaném výpočetním systému [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.; 103587; http://hdl.handle.net/11012/69421

Dostupnost: http://hdl.handle.net/11012/69421

Paralelní výpočetní architektury založené na numerické integraci ; Parallel Computer Systems Based on Numerical Integrations

Autoři: Kraus, Michal Kunovský, Jiří Kubátová, Hana a další

Přispěvatelé: Kraus, Michal Kunovský, Jiří Kubátová, Hana a další

Témata: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator

Popis souboru: application/pdf; text/html

Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230

Dostupnost: http://hdl.handle.net/11012/63230

Modelování práce procesorů v multiprocesorovém operačním systému ; Modeling processor work in multiprocessor operating system

Autoři: Fila, Jan Čapek, Jan Horák, Oldřich

Přispěvatelé: Fila, Jan Čapek, Jan Horák, Oldřich

Témata: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory

Popis souboru: 61 s.; 2012730 bytes; application/pdf; application/octet-stream

Relation: Univerzitní knihovna (sklad); http://hdl.handle.net/10195/39395; D24672

Dostupnost: http://hdl.handle.net/10195/39395

Překladač jazyka C v prostředí Python ; C Compiler in Python

Autoři: Fiedor, Tomáš Vašíček, Zdeněk Bidlo, Michal

Přispěvatelé: Fiedor, Tomáš Vašíček, Zdeněk Bidlo, Michal

Témata: Python, jazyk C, vysoko-úrovňové překladače, návrh procesorů, architektury procesoru, generování kódu, optimalizace kódu, C language, high-level compiler, procesor design, procesor architectures, code generation, code optimization

Popis souboru: application/pdf; text/html

Relation: FIEDOR, T. Překladač jazyka C v prostředí Python [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 78956; http://hdl.handle.net/11012/55185

Dostupnost: http://hdl.handle.net/11012/55185

Implementace generického procesoru v FPGA

Autoři: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Přispěvatelé: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Témata: Virtex-II Pro, transport triggered architectures, processor architectures, VLIW, přenosem spouštěné architektury, VHDL, COMBO6X, FPGA, architektury procesorů

Popis souboru: application/pdf; text/html

Přístupová URL adresa: http://hdl.handle.net/11012/54028

Návrh pokročilé architektury procesoru v jazyce VHDL

Autoři: Slavík, Daniel Straka, Martin Šimek, Václav

Přispěvatelé: Slavík, Daniel Straka, Martin Šimek, Václav

Témata: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

Popis souboru: application/pdf; text/html

Přístupová URL adresa: http://hdl.handle.net/11012/54277

Modelování práce procesorů v multiprocesorovém operačním systému

Additional Titles: Modeling processor work in multiprocessor operating system

Autoři: Čapek, Jan Horák, Oldřich Fila, Jan

Témata: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory, diplomová práce

URL: http://hdl.handle.net/10195/39395

Využití architektury TRIPS pro řešení výpočetně náročných úloh

Autoři: Krutek, Roland Krumnikl, Michal Gaura, Jan

Přispěvatelé: Krutek, Roland Krumnikl, Michal Gaura, Jan

Témata: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor

Popis souboru: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5

Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011

Dostupnost: https://hdl.handle.net/10084/87594

Dynamicky rekonfigurovatelné softwarové architektury pro distribuované řídicí systémy ; Dynamic Software Architectures for Distributed Embedded Control Systems

Autoři: Richta, Tomáš Janoušek, Vladimír Kavička, Antonín a další

Přispěvatelé: Richta, Tomáš Janoušek, Vladimír Kavička, Antonín a další

Témata: Softwarove architektury, distribuovane systemy, ridici systemy, dynamicka rekonfigurovatelnost, formalni specifikace, modelem rizeny vyvoj, kontinuita modelu, vykonavani modelu, transformace modelu, migrace modelu, Software architectures, distributed systems, control systems, dynamic reconfigurability, formal specifications, model-driven development, model continuity, model execution, model transformation, model migration

Popis souboru: application/pdf; text/html

Relation: RICHTA, T. Dynamicky rekonfigurovatelné softwarové architektury pro distribuované řídicí systémy [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.; 143995; http://hdl.handle.net/11012/210238

Dostupnost: http://hdl.handle.net/11012/210238

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autoři: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Témata: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618