Suchergebnisse - acm: c.: computer systems organizacion/c.1: processor architecture/c.1.4: parallel architektury~

Využití architektury TRIPS pro řešení výpočetně náročných úloh

Autoren: Krutek, Roland Krumnikl, Michal Gaura, Jan

Weitere Verfasser: Krutek, Roland Krumnikl, Michal Gaura, Jan

Schlagwörter: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor

Dateibeschreibung: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5

Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011

Verfügbarkeit: https://hdl.handle.net/10084/87594

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Autoren: Ministr, Martin Masařík, Karel Křoustek, Jakub

Weitere Verfasser: Ministr, Martin Masařík, Karel Křoustek, Jakub

Schlagwörter: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

Dateibeschreibung: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Verfügbarkeit: http://hdl.handle.net/11012/52891

Simulace architektury mikroprocesoru 8051 ; Simulation of the 8051 Microprocessor Architecture

Autoren: Šimon, Petr Hruška, Tomáš Křoustek, Jakub

Weitere Verfasser: Šimon, Petr Hruška, Tomáš Křoustek, Jakub

Schlagwörter: jazyk pro popis architektury, ADL, mikrokontrolér, procesor, CISC, RISC, Harvardská architektura, Von Neumannova architektura, modelování, simulace, ISAC, LISA, architecture description language, microcontroller, processor, Harvard architecture, Von Neumann architecture, modeling, simulation

Time: 8051

Dateibeschreibung: application/pdf; text/html

Relation: ŠIMON, P. Simulace architektury mikroprocesoru 8051 [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.; 34875; http://hdl.handle.net/11012/52994

Verfügbarkeit: http://hdl.handle.net/11012/52994

Paralelní výpočetní architektury založené na numerické integraci ; Parallel Computer Systems Based on Numerical Integrations

Autoren: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Weitere Verfasser: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Schlagwörter: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator

Dateibeschreibung: application/pdf; text/html

Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230

Verfügbarkeit: http://hdl.handle.net/11012/63230

Transformace grafické reprezentace procesoru do jazyka pro popis architektury ; Transformation of Processor Graphical Representation to the Architecture Description Language

Autoren: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Weitere Verfasser: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Schlagwörter: Překladače, transformace, Eclipse, jazyk ISAC, Eclipse Modeling Framework (EMF), Translators, transformations, ISAC language

Dateibeschreibung: application/pdf; text/html

Relation: NETOČNÝ, O. Transformace grafické reprezentace procesoru do jazyka pro popis architektury [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.; 42742; http://hdl.handle.net/11012/55827

Verfügbarkeit: http://hdl.handle.net/11012/55827

Návrh jádra procesoru architektury RISC-V v FPGA ; RISC-V architecture based processor core in an FPGA

Autoren: Körner, Jaroslav Rozkovec Martin, Ing. Ph.D. :57232 Kolář Milan, doc. Ing. CSc. :54736

Weitere Verfasser: Körner, Jaroslav Rozkovec Martin, Ing. Ph.D. :57232 Kolář Milan, doc. Ing. CSc. :54736

Schlagwörter: bakalářská práce, 32-bitový mikroprocesor, architektura instrukčního souboru RISC-V32I, návrh hardwaru v jazyce VHDL, programovatelné hradlové pole

Dateibeschreibung: 63 stran; application/pdf

Relation: https://dspace.tul.cz/handle/15240/174403

Verfügbarkeit: https://dspace.tul.cz/handle/15240/174403

Influence of Sophisticated Hybrid Honeypot on Efficiency of Intrusion Detection System Architecture in Distributed Computer Systems ; Vplyv sofistikovaného hybridného Honeypotu na efektivitu architektúry systému detekcie prieniku v distribuovaných počítačových systémoch

Autoren: Peter Fanfara Martin Chovanec

Verfügbarkeit: http://aip.vse.cz/doi/10.18267/j.aip.12.html
http://aip.vse.cz/doi/10.18267/j.aip.12.pdf

An architecture for attacking the communication bottleneck in P systems.

Autoren: Tejedor, Jorge Fernández, Luis Arroyo, Fernando et al.

Quelle: Artificial Life & Robotics; Mar2008, Vol. 12 Issue 1/2, p236-240, 5p

Implementace obecného assembleru

Autoren: Husár, Adam Hruška, Tomáš Masařík, Karel

Weitere Verfasser: Husár, Adam Hruška, Tomáš Masařík, Karel

Schlagwörter: ADL, processor design tools, cross assembler, general assembler, vnitřní model jazyka ISAC, architecture and instruction set description language, pseudo-operation, relocation, assembler architecture, relokace, retargetabilní assembler, návrh assembleru, ASIP, instruction set, relaxation, univerzální assembler, obecný assembler, relaxace, retargetable assembler, application-specific instruction set processor, procesor s aplikačně specifickou instrukční sadou, architektura assembleru, Lissom, ISAC, LISA, two-way coupled finite automata, bitová oprava, directive handling, assembler design, one-pass assembler, dvouprůchodový assembler, zpracování výrazů assemblerem, universal assembler, nástroj pro návrh procesorů, direktiva, jednoprůchodový assembler, pseudooperace, two-pass assembler, assembler expression processing, internal ISAC language model, dvojcestné párové automaty, zpracování direktiv, cross-assembler, directive, Parserlib2, Assembler, fix-up, jazyky pro popis architektury a instrukční sady, instrukční sada

Dateibeschreibung: application/pdf; text/html

Zugangs-URL: http://hdl.handle.net/11012/187537

Návrh pokročilé architektury procesoru v jazyce VHDL

Autoren: Slavík, Daniel Straka, Martin Šimek, Václav

Weitere Verfasser: Slavík, Daniel Straka, Martin Šimek, Václav

Schlagwörter: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

Dateibeschreibung: application/pdf; text/html

Zugangs-URL: http://hdl.handle.net/11012/54277

Vytvoření modelu procesoru PowerPC ; Modelling of PowerPC Processor

Autoren: Blaha, Hynek Masařík, Karel Dolíhal, Luděk

Weitere Verfasser: Blaha, Hynek Masařík, Karel Dolíhal, Luděk

Schlagwörter: jazyk pro popis architektury, instrukční sada, toolchain, procesor, PowerPC, CISC, RISC, CodAL, Codasip, modelování, simulace, architecture description language, instruction set, processor, modelling, simulation

Dateibeschreibung: application/pdf; text/html

Relation: BLAHA, H. Vytvoření modelu procesoru PowerPC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.; 79302; http://hdl.handle.net/11012/187467

Verfügbarkeit: http://hdl.handle.net/11012/187467

SELECTED PROBLEMS OF ENTERPRISE ARCHITECTURE IN PUBLIC ADMINISTRATION.

Alternate Title: WYBRANE PROBLEMY ARCHITEKTURY KORPORACYJNEJ W ADMINISTRACJI PUBLICZNEJ.

Autoren: KRÓLIKOWSKA, BARBARA¹

Quelle: Studia i Materialy Polskiego Stowarzyszenia Zarzadzania Wiedza / Studies & Proceedings Polish Association for Knowledge Management. 2011, Issue 42, p89-98. 10p. 1 Diagram, 1 Chart.

Schlagwörter: *PUBLIC administration, *COMPUTER systems, *CIVIL rights, *INTERNETWORKING

Geografische Kategorien: POLAND

The Internet of Things as Field of Interest for Information Architecture ; Internet Rzeczy jako pole zainteresowań architektury informacji

Autoren: Skórka, Stanisław

Quelle: AUPC Studia ad Bibliothecarum Scientiam Pertinentia; Tom 17 (2019); 249-268 ; AUPC Studia ad Bibliothecarum Scientiam Pertinentia; Vol. 17 (2019); 249-268 ; 2300-3057 ; 2081-1861

Schlagwörter: Information architecture, Internet of Things, design of intelligent devices, interface functionality, human-computer communication, navigation systems

Dateibeschreibung: application/pdf

Relation: https://sbsp.uken.krakow.pl/article/view/8728/7932; https://sbsp.uken.krakow.pl/article/view/8728

Verfügbarkeit: https://sbsp.uken.krakow.pl/article/view/8728
https://doi.org/10.24917/20811861.17.18

Selected Problems of Describing Cultural Phenomena in Contemporary Ethnographic Archival Studies, as Exemplified by Work on the Nomenclature of Rural Settlement and Vernacular Architecture.

Autoren: Babik, Wiesław Orzeł, Tobiasz Święch, Jan

Quelle: Prace Etnograficzne; 2023, Vol. 51, p87-116, 30p

Schlagwörter: VERNACULAR architecture, DATABASES, ETHNOLOGY, ACQUISITION of data, VOCABULARY

Koncepce podnikové architektury pro reformu veřejné správy ČR

Autoren: Hrabě, Pavel Basl, Josef Skrbek, Jan et al.

Weitere Verfasser: Hrabě, Pavel Basl, Josef Skrbek, Jan et al.

Schlagwörter: 4. Education, veřejná správa, Národní architektura veřejné správy ČR, reforma, Public Administration, Reform, podniková architektura, referenční model aplikační architektury, Enterprise Architecture, TOGAF, Reference model of Application Architecture, National Public Administration Architecture of the Czech Republic

Zugangs-URL: http://www.nusl.cz/ntk/nusl-200022

EFEKTYWNY ALGORYTM EM I JEGO IMPLEMENTACJA PRZY UŻYCIU WIELORDZENIOWYCH SYSTEMÓW KOMPUTEROWYCH ; AN EFFICIENT ALGORITHM AND ITS IMPLEMENTATION USING MULTILINGUAL COMPUTER SYSTEMS

Autoren: Alexei Kasitskij Peter Bidyuk Alexander Gozhyi

Quelle: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska, Vol 4, Iss 4 (2014)

Schlagwörter: algorytm EM, architektury wielordzeniowe, równoległość, separacji Gaussowskich zmiennych losowych, reguła trzech sigm, archi, info

Relation: https://doaj.org/article/0c6404d4dd3c402f9942655134489942

Verfügbarkeit: https://doi.org/10.5604/20830157.1130179
https://doaj.org/article/0c6404d4dd3c402f9942655134489942

A simulation tool of parallel architectures for digital image processing applications based on DLX processors.

Autoren: Valero, V. Cuartero, F. Garrido, A. et al.

Quelle: Proceedings, International Conference on Image Processing; 1995, Issue 3, p448-448, 1p

Dobór architektury i parametrów procesu uczenia sieci neuronowych w doskonaleniu procesów produkcyjnych

Autoren: Kulisz, Monika

Schlagwörter: artificial neural networks, neural network architecture, neural network training process, manufacturing process improvement, thema EDItEUR::U Computing and Information Technology::UY Computer science::UYQ Artificial intelligence::UYQN Neural networks and fuzzy systems

Dateibeschreibung: image/jpeg

Verfügbarkeit: https://directory.doabooks.org/handle/20.500.12854/160834
https://hdl.handle.net/20.500.12854/160834
https://rock.pollub.pl/entities/publication/a6c38c5d-ba8f-47ac-a3e6-b50df14a595b

Webový simulátor procesoru architektury MIPS ; Web-Based MIPS Simulator

Autoren: Hůlek, Matěj Vašíček, Zdeněk Bidlo, Michal

Weitere Verfasser: Hůlek, Matěj Vašíček, Zdeněk Bidlo, Michal

Schlagwörter: MIPS architektura, webový simulátor, zřetězené zpracování instrukcí, pipelining, MIPS architecture, web simulator, instruction processing

Dateibeschreibung: application/pdf; text/html

Relation: HŮLEK, M. Webový simulátor procesoru architektury MIPS [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.; 145245; http://hdl.handle.net/11012/207371

Verfügbarkeit: http://hdl.handle.net/11012/207371

Modelování práce procesorů v multiprocesorovém operačním systému ; Modeling processor work in multiprocessor operating system

Autoren: Fila, Jan Čapek, Jan Horák, Oldřich

Weitere Verfasser: Fila, Jan Čapek, Jan Horák, Oldřich

Schlagwörter: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory

Dateibeschreibung: 61 s.; 2012730 bytes; application/pdf; application/octet-stream

Relation: Univerzitní knihovna (sklad); http://hdl.handle.net/10195/39395; D24672

Verfügbarkeit: http://hdl.handle.net/10195/39395