Výsledky vyhľadávania - acm: c.: computer system organization/c.1: processor architectures/c.1.4: parallel architektury*

Proceedings of the 1989 ACM symposium on parallel algorithms and architectures

Zdroj: Conference: Association for Computing Machinery (ACM) symposium on parallel algorithms and architectures, Santa Fe, NM (United States), 18-21 Jun 1989

Popis súboru: Medium: X; Size: Pages: (434 p)

Prístupová URL adresa: http://www.osti.gov/scitech/biblio/5015495

Multi-core and Single-core Raspberry Pi Microprocessor's.

Alternate Title: Wielordzeniowe i jednordzeniowe mikroprocesory Raspberry Pi. (Polish)

Autori: SAINUDDIN, Nurulidayu MOHD SULTAN, Juwita AZUANI, Mohamed

Zdroj: Przegląd Elektrotechniczny; 2023, Vol. 99 Issue 1, p38-43, 6p

Predmety: RASPBERRY Pi, CENTRAL processing units, MICROPROCESSORS, COMPUTER performance, COMPUTER multitasking, MULTICORE processors

Proceedings of the 2nd annual ACM symposium on parallel algorithms and architectures

Zdroj: Conference: SPAA '90: 2nd annual Association for Computing Machinery (ACM) symposium on parallel algorithms and architectures, Island of Crete (Greece), 2-6 Jul 1990

Popis súboru: Medium: X; Size: Pages: (417 p)

Prístupová URL adresa: http://www.osti.gov/scitech/biblio/5015823

Analysis of FPGA accelerator architecture for Fast Statistical Convolutional Neural Network in real time Emotional Recognition System.

Alternate Title: Analiza architektury akceleratora FPGA dla szybkiej statystycznej sieci splotowej w systemie rozpoznawania emocji w czasie rzeczywistym. (Polish)

Autori: Samson Immanuel, J. Manoj, G. Prince, Shajin a ďalší

Zdroj: Przegląd Elektrotechniczny; 2021, Vol. 97 Issue 7, p132-134, 3p

Predmety: DEEP learning, CONVOLUTIONAL neural networks, ARTIFICIAL intelligence, APPLICATION-specific integrated circuits, FIELD programmable gate arrays, ALGORITHMS

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Autori: Ministr, Martin Masařík, Karel Křoustek, Jakub

Prispievatelia: Ministr, Martin Masařík, Karel Křoustek, Jakub

Predmety: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

Popis súboru: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Dostupnosť: http://hdl.handle.net/11012/52891

A Massively Parallel Adaptive Fast-Multipole Method on Heterogeneous Architectures

Prispievatelia: Biros, George [University of Texas, Austin]

Zdroj: Conference: ACM/IEEE Supercomputing, Portland, OR, USA, 20091114, 20091114

Popis súboru: Medium: X

Prístupová URL adresa: http://www.osti.gov/scitech/biblio/1033545

A Massively Parallel Adaptive Fast Multipole Method on Heterogeneous Architectures

Prispievatelia: Biros, George [University of Texas, Austin]

Zdroj: Communications of the ACM; 55; 5

Popis súboru: Medium: X; Size: 101

Prístupová URL adresa: http://www.osti.gov/scitech/biblio/1039644

Automatické řízení výpočtu ve specializovaném výpočetním systému ; Specialized Computer System Automatic Control

Autori: Opálka, Jan Kunovský, Jiří Šátek, Václav

Prispievatelia: Opálka, Jan Kunovský, Jiří Šátek, Václav

Predmety: derivace, diferenciální rovnice, Taylorova řada, mikroprocesor, numerická integrace, pevná řádová čárka, pohyblivá řádová čárka, integrátor, řadič, boothův algoritmus, paralelní architektury, derivation, diferential equnation, Taylor series, mikroprocessor, numeric integration, fixed point, floating point, integrator, controller, Booth algorithm, parallel architectures

Popis súboru: application/pdf; text/html

Relation: OPÁLKA, J. Automatické řízení výpočtu ve specializovaném výpočetním systému [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.; 103587; http://hdl.handle.net/11012/69421

Dostupnosť: http://hdl.handle.net/11012/69421

Automatické řízení výpočtu ve specializovaném výpočetním systému

Specialized Computer System Automatic Control

Autori: Opálka, Jan

Thesis Advisors: Šátek, Václav, Kunovský, Jiří

Predmety: řadič, floating point, integrator, numeric integration, mikroprocessor, pohyblivá řádová čárka, derivace, parallel architectures, Taylor series, numerická integrace, paralelní architektury, diferential equnation, controller, Taylorova řada, mikroprocesor, pevná řádová čárka, derivation, diferenciální rovnice, Booth algorithm, boothův algoritmus, integrátor, fixed point

Dostupnosť: http://www.nusl.cz/ntk/nusl-363728

Każda reprezentacja jest interpretacją -- w stronę hermeneutycznej koncepcji architektury informacji. (Polish)

Alternate Title: Every Representation is an Interpretation: A Hermeneutic Approach to Information Architecture. (English)

Autori: Roszkowski, Marcin

Zdroj: Zagadnienia Informacji Naukowej; 2019, Vol. 114 Issue 2, p61-79, 19p

Architektura macierzy stosów do przetwarzania równoległego z wykorzystaniem odwrotnej notacji polskiej. (Polish)

Alternate Title: Stack matrix architecture for parallel processing using reverse Polish notation. (English)

Autori: GOŁKA, Łukasz SUSZYŃSKI, Robert POCZEKAJŁO, Paweł

Zdroj: Przegląd Elektrotechniczny; 2025, Issue 10, p82-89, 8p

Predmety: PARALLEL processing, SIMD (Computer architecture), CENTRAL processing units, MATHEMATICAL notation

TALL—a list processor for the Philco 2000 computer

Autori: Feldman, Julian

Zdroj: Communications of the ACM. 5(9)

Predmety: Information and Computing Sciences, Information Systems, Information and computing sciences

Popis súboru: application/pdf

Prístupová URL adresa: https://escholarship.org/uc/item/6qk36727
https://escholarship.org/content/qt6qk36727/qt6qk36727.pdf

Novel Methodology for Automated Generation of Flexible Hardware Architectures.

Alternate Title: Nowa metoda automatycznego generowania elastycznej architektury sprzętowej. (Polish)

Autori: PEDRINO, Emerson Carlos GALLON, Igor Felipe VALENTE, Fredy João a ďalší

Zdroj: Przegląd Elektrotechniczny; 2018, Vol. 94 Issue 4, p17-21, 5p

Predmety: GENETIC programming, FIELD programmable gate arrays, VERILOG (Computer hardware description language), HIGH-Level Data Link Control (Computer network protocol), EVOLUTIONARY algorithms

An Evaluation of Global Address Space Languages: Co-Array Fortran and Unified Parallel C

Prispievatelia: Chavarría-Miranda, Daniel

Zdroj: Conference: Proceedings of the tenth ACM SIGPLAN symposium on principles and practice of parallel programming, PPoPP’05, June 15–17, 2005, Chicago, Illinois, 36-47

Popis súboru: Medium: X

Prístupová URL adresa: http://www.osti.gov/scitech/biblio/881945

Playable Serious Games for Studying and Programming Computational STEM and Informatics Applications of Distributed and Parallel Computer Architectures

Autori: Amenyo, John-Thones

Zdroj: Journal of Educational Computing Research. 2012 47(4):351-370.

Peer Reviewed: Y

Počet strán: 20

Descriptors: Educational Games, Computer Games, Computer Uses in Education, Programming, Information Science, Computer Science Education, Computer System Design, STEM Education, Professional Personnel, Training Methods, Instructional Materials, Educational Strategies, Computer Simulation, College Instruction

Prístupová URL adresa: https://baywood.metapress.com/link.asp?target=contribution&id=C382164612W4M379

Neighborhood - Adaptable Processor for Multi - Processing ; Hardware Architectures for Morphological Filters with Large Structuring Elements ; Číslicové architektury pro morfologické filtry s velkými strukturujícími elementy

Autori: Bartovský, Jan Georgiev, Vjačeslav

Prispievatelia: Bartovský, Jan Georgiev, Vjačeslav

Predmety: matematická morfologie, morfologický filtr, obvodová implementace, algoritmus, FPGA, mathematical morphology, morphological filter, hardware implementation, algorithm

Popis súboru: 157 s.; application/pdf

Relation: 36922; http://hdl.handle.net/11025/5152

Dostupnosť: http://hdl.handle.net/11025/5152

Implementace generického procesoru v FPGA

Autori: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Prispievatelia: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Predmety: Virtex-II Pro, transport triggered architectures, processor architectures, VLIW, přenosem spouštěné architektury, VHDL, COMBO6X, FPGA, architektury procesorů

Popis súboru: application/pdf; text/html

Prístupová URL adresa: http://hdl.handle.net/11012/54028

A Down-to-Earth Educational Operating System for Up-in-the-Cloud Many-Core Architectures

Autori: Ziwisky, Michael Persohn, Kyle Brylow, Dennis

Zdroj: ACM Transactions on Computing Education. Jan 2013 13(1).

Peer Reviewed: Y

Počet strán: 12

Descriptors: Computer Software, Technology Uses in Education, Information Management, Computer Science, Laboratory Experiments, Undergraduate Study, Delivery Systems, Technological Advancement

Návrh pokročilé architektury procesoru v jazyce VHDL

Autori: Slavík, Daniel Straka, Martin Šimek, Václav

Prispievatelia: Slavík, Daniel Straka, Martin Šimek, Václav

Predmety: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

Popis súboru: application/pdf; text/html

Prístupová URL adresa: http://hdl.handle.net/11012/54277

PROPOSAL FOR NEW AUTOMATION ARCHITECTURE SOLUTIONS FOR INDUSTRY 4.0.

Alternate Title: EIN VORSCHLAG FÜR DIE ARCHITEKTUR AUTOMATISCHER TECHNOLOGIE-LÖSUNGEN FÜR INDUSTRY 4.0. (German)
PROPOZYCJA ARCHITEKTURY ROZWIĄZAŃ AUTOMATYCZNYCH DLA INDUSTRY 4.0. (Polish)

Autori: Saturno, Maicon Pertel, Vinicius M. Deschamps, Fernando a ďalší

Zdroj: LogForum; 2018, Vol. 14 Issue 2, p185-195, 11p

Predmety: AUTOMATION, MANUFACTURING processes, INTERNATIONAL business enterprises, INDUSTRIAL productivity, ORGANIZATIONAL performance