Výsledky vyhledávání - acm: c.: computer system organizacion/c.1: processor architektury/c.1.4: parallel architektury

Využití architektury TRIPS pro řešení výpočetně náročných úloh

Autoři: Krutek, Roland Krumnikl, Michal Gaura, Jan

Přispěvatelé: Krutek, Roland Krumnikl, Michal Gaura, Jan

Témata: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor

Popis souboru: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5

Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011

Dostupnost: https://hdl.handle.net/10084/87594

Paralelní výpočetní architektury založené na numerické integraci ; Parallel Computer Systems Based on Numerical Integrations

Autoři: Kraus, Michal Kunovský, Jiří Kubátová, Hana a další

Přispěvatelé: Kraus, Michal Kunovský, Jiří Kubátová, Hana a další

Témata: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator

Popis souboru: application/pdf; text/html

Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230

Dostupnost: http://hdl.handle.net/11012/63230

Paralelní výpočetní architektury založené na numerické integraci

Parallel Computer Systems Based on Numerical Integrations

Autoři: Kraus, Michal

Thesis Advisors: Kubátová, Hana, Kollár,, Ján, Kunovský, Jiří

Témata: interconnection networks, propojovací sítě, paralelní systém, numerická integrace, integrator, parallel system, integrátor, numerical integration, Taylorova řada, Taylor series

Dostupnost: http://www.nusl.cz/ntk/nusl-261227

Analysis of FPGA accelerator architecture for Fast Statistical Convolutional Neural Network in real time Emotional Recognition System.

Alternate Title: Analiza architektury akceleratora FPGA dla szybkiej statystycznej sieci splotowej w systemie rozpoznawania emocji w czasie rzeczywistym. (Polish)

Autoři: Samson Immanuel, J. Manoj, G. Prince, Shajin a další

Zdroj: Przegląd Elektrotechniczny; 2021, Vol. 97 Issue 7, p132-134, 3p

Témata: DEEP learning, CONVOLUTIONAL neural networks, ARTIFICIAL intelligence, APPLICATION-specific integrated circuits, FIELD programmable gate arrays, ALGORITHMS

Multi-core and Single-core Raspberry Pi Microprocessor's.

Alternate Title: Wielordzeniowe i jednordzeniowe mikroprocesory Raspberry Pi. (Polish)

Autoři: SAINUDDIN, Nurulidayu MOHD SULTAN, Juwita AZUANI, Mohamed

Zdroj: Przegląd Elektrotechniczny; 2023, Vol. 99 Issue 1, p38-43, 6p

Témata: RASPBERRY Pi, CENTRAL processing units, MICROPROCESSORS, COMPUTER performance, COMPUTER multitasking, MULTICORE processors

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Autoři: Ministr, Martin Masařík, Karel Křoustek, Jakub

Přispěvatelé: Ministr, Martin Masařík, Karel Křoustek, Jakub

Témata: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

Popis souboru: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Dostupnost: http://hdl.handle.net/11012/52891

Automatické řízení výpočtu ve specializovaném výpočetním systému ; Specialized Computer System Automatic Control

Autoři: Opálka, Jan Kunovský, Jiří Šátek, Václav

Přispěvatelé: Opálka, Jan Kunovský, Jiří Šátek, Václav

Témata: derivace, diferenciální rovnice, Taylorova řada, mikroprocesor, numerická integrace, pevná řádová čárka, pohyblivá řádová čárka, integrátor, řadič, boothův algoritmus, paralelní architektury, derivation, diferential equnation, Taylor series, mikroprocessor, numeric integration, fixed point, floating point, integrator, controller, Booth algorithm, parallel architectures

Popis souboru: application/pdf; text/html

Relation: OPÁLKA, J. Automatické řízení výpočtu ve specializovaném výpočetním systému [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.; 103587; http://hdl.handle.net/11012/69421

Dostupnost: http://hdl.handle.net/11012/69421

Návrh pokročilé architektury procesoru v jazyce VHDL

Autoři: Slavík, Daniel Straka, Martin Šimek, Václav

Přispěvatelé: Slavík, Daniel Straka, Martin Šimek, Václav

Témata: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

Popis souboru: application/pdf; text/html

Přístupová URL adresa: http://hdl.handle.net/11012/54277

Automatické řízení výpočtu ve specializovaném výpočetním systému

Specialized Computer System Automatic Control

Autoři: Opálka, Jan

Thesis Advisors: Šátek, Václav, Kunovský, Jiří

Témata: řadič, floating point, integrator, numeric integration, mikroprocessor, pohyblivá řádová čárka, derivace, parallel architectures, Taylor series, numerická integrace, paralelní architektury, diferential equnation, controller, Taylorova řada, mikroprocesor, pevná řádová čárka, derivation, diferenciální rovnice, Booth algorithm, boothův algoritmus, integrátor, fixed point

Dostupnost: http://www.nusl.cz/ntk/nusl-363728

Modelování práce procesorů v multiprocesorovém operačním systému ; Modeling processor work in multiprocessor operating system

Autoři: Fila, Jan Čapek, Jan Horák, Oldřich

Přispěvatelé: Fila, Jan Čapek, Jan Horák, Oldřich

Témata: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory

Popis souboru: 61 s.; 2012730 bytes; application/pdf; application/octet-stream

Relation: Univerzitní knihovna (sklad); http://hdl.handle.net/10195/39395; D24672

Dostupnost: http://hdl.handle.net/10195/39395

Architektura macierzy stosów do przetwarzania równoległego z wykorzystaniem odwrotnej notacji polskiej. (Polish)

Alternate Title: Stack matrix architecture for parallel processing using reverse Polish notation. (English)

Autoři: GOŁKA, Łukasz SUSZYŃSKI, Robert POCZEKAJŁO, Paweł

Zdroj: Przegląd Elektrotechniczny; 2025, Issue 10, p82-89, 8p

Témata: PARALLEL processing, SIMD (Computer architecture), CENTRAL processing units, MATHEMATICAL notation

Paralelní výpočetní architektury založené na numerické integraci

Autoři: Kraus, Michal Kunovský, Jiří Kubátová, Hana a další

Přispěvatelé: Kraus, Michal Kunovský, Jiří Kubátová, Hana a další

Témata: integrátor, propojovací sítě, parallel system, numerická integrace, numerical integration, Taylor series, integrator, Taylorova řada, paralelní systém, interconnection networks

Popis souboru: application/pdf; text/html

Přístupová URL adresa: http://hdl.handle.net/11012/63230

Zjištění síťové architektury u poplachového přenosového systému LAN-RING ; Finding the network architecture for alarm transmission system LAN-RING

Autoři: Mikšíček, Pavel Zuth, Daniel Marada, Tomáš

Přispěvatelé: Mikšíček, Pavel Zuth, Daniel Marada, Tomáš

Témata: LLDP, SNMP, MIB, AVR32, vizualizace, topologie, počítačová síť, visualization, topology, computer network

Popis souboru: application/pdf; application/octet-stream; text/html

Relation: 72307; http://hdl.handle.net/11012/33123

Dostupnost: http://hdl.handle.net/11012/33123

Transformace grafické reprezentace procesoru do jazyka pro popis architektury ; Transformation of Processor Graphical Representation to the Architecture Description Language

Autoři: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Přispěvatelé: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Témata: Překladače, transformace, Eclipse, jazyk ISAC, Eclipse Modeling Framework (EMF), Translators, transformations, ISAC language

Popis souboru: application/pdf; text/html

Relation: NETOČNÝ, O. Transformace grafické reprezentace procesoru do jazyka pro popis architektury [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.; 42742; http://hdl.handle.net/11012/55827

Dostupnost: http://hdl.handle.net/11012/55827

Návrh jádra procesoru architektury RISC-V v FPGA ; RISC-V architecture based processor core in an FPGA

Autoři: Körner, Jaroslav Rozkovec Martin, Ing. Ph.D. :57232 Kolář Milan, doc. Ing. CSc. :54736

Přispěvatelé: Körner, Jaroslav Rozkovec Martin, Ing. Ph.D. :57232 Kolář Milan, doc. Ing. CSc. :54736

Témata: bakalářská práce, 32-bitový mikroprocesor, architektura instrukčního souboru RISC-V32I, návrh hardwaru v jazyce VHDL, programovatelné hradlové pole

Popis souboru: 63 stran; application/pdf

Relation: https://dspace.tul.cz/handle/15240/174403

Dostupnost: https://dspace.tul.cz/handle/15240/174403

Modelování práce procesorů v multiprocesorovém operačním systému

Additional Titles: Modeling processor work in multiprocessor operating system

Autoři: Čapek, Jan Horák, Oldřich Fila, Jan

Témata: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory, diplomová práce

URL: http://hdl.handle.net/10195/39395

Nowe muzeum w mieście. Zmiany w kształtowaniu funkcjonalno-przestrzennym architektury współczesnych obiektów muzealnych. (Polish)

Alternate Title: New museum in the city. Changes in the functional and spatial development of the architecture of contemporary museum object. (English)

Autoři: DERWISZ, JUSTYNA

Zdroj: Housing Environment / Środowisko Mieszkaniowe; 2020, Issue 30, p72-81, 10p

Témata: MUSEUM building design & construction, MULTIMEDIA systems, COMPUTER engineering, PUBLIC spaces

Geografický termín: POLAND

Neighborhood - Adaptable Processor for Multi - Processing ; Hardware Architectures for Morphological Filters with Large Structuring Elements ; Číslicové architektury pro morfologické filtry s velkými strukturujícími elementy

Autoři: Bartovský, Jan Georgiev, Vjačeslav

Přispěvatelé: Bartovský, Jan Georgiev, Vjačeslav

Témata: matematická morfologie, morfologický filtr, obvodová implementace, algoritmus, FPGA, mathematical morphology, morphological filter, hardware implementation, algorithm

Popis souboru: 157 s.; application/pdf

Relation: 36922; http://hdl.handle.net/11025/5152

Dostupnost: http://hdl.handle.net/11025/5152

Systém interních kontrol v podnikové architektuře. (Czech)

Autoři: Tománek, Martin Voříšek, Jiří

Zdroj: Systémová Integrace; 2012, Vol. 19 Issue 4, p7-24, 18p

Témata: COMPUTER architecture, INFORMATION technology, CORPORATE governance, INTERNAL auditing, INDUSTRIAL management, STRATEGIC communication

Zjištění síťové architektury u poplachového přenosového systému LAN-RING

Finding the network architecture for alarm transmission system LAN-RING

Autoři: Mikšíček, Pavel

Thesis Advisors: Marada, Tomáš, Zuth, Daniel

Témata: LLDP, visualization, AVR32, SNMP, MIB, vizualizace, počítačová síť, computer network, topologie, topology

Dostupnost: http://www.nusl.cz/ntk/nusl-231282