Výsledky vyhľadávania - acm: c.: computer system organizacion/c.1: processor architectures/c.1.4: parallel architektury*

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Autori: Ministr, Martin Masařík, Karel Křoustek, Jakub

Prispievatelia: Ministr, Martin Masařík, Karel Křoustek, Jakub

Predmety: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

Popis súboru: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Dostupnosť: http://hdl.handle.net/11012/52891

Automatické řízení výpočtu ve specializovaném výpočetním systému ; Specialized Computer System Automatic Control

Autori: Opálka, Jan Kunovský, Jiří Šátek, Václav

Prispievatelia: Opálka, Jan Kunovský, Jiří Šátek, Václav

Predmety: derivace, diferenciální rovnice, Taylorova řada, mikroprocesor, numerická integrace, pevná řádová čárka, pohyblivá řádová čárka, integrátor, řadič, boothův algoritmus, paralelní architektury, derivation, diferential equnation, Taylor series, mikroprocessor, numeric integration, fixed point, floating point, integrator, controller, Booth algorithm, parallel architectures

Popis súboru: application/pdf; text/html

Relation: OPÁLKA, J. Automatické řízení výpočtu ve specializovaném výpočetním systému [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.; 103587; http://hdl.handle.net/11012/69421

Dostupnosť: http://hdl.handle.net/11012/69421

Neighborhood - Adaptable Processor for Multi - Processing ; Hardware Architectures for Morphological Filters with Large Structuring Elements ; Číslicové architektury pro morfologické filtry s velkými strukturujícími elementy

Autori: Bartovský, Jan Georgiev, Vjačeslav

Prispievatelia: Bartovský, Jan Georgiev, Vjačeslav

Predmety: matematická morfologie, morfologický filtr, obvodová implementace, algoritmus, FPGA, mathematical morphology, morphological filter, hardware implementation, algorithm

Popis súboru: 157 s.; application/pdf

Relation: 36922; http://hdl.handle.net/11025/5152

Dostupnosť: http://hdl.handle.net/11025/5152

Využití architektury TRIPS pro řešení výpočetně náročných úloh

Autori: Krutek, Roland Krumnikl, Michal Gaura, Jan

Prispievatelia: Krutek, Roland Krumnikl, Michal Gaura, Jan

Predmety: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor

Popis súboru: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5

Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011

Dostupnosť: https://hdl.handle.net/10084/87594

Implementace generického procesoru v FPGA ; Implementation of Generic Processor in FPGA

Autori: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Prispievatelia: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Predmety: přenosem spouštěné architektury, VLIW, architektury procesorů, VHDL, COMBO6X, FPGA, Virtex-II Pro, transport triggered architectures, processor architectures

Popis súboru: application/pdf; text/html

Relation: MIKUŠEK, P. Implementace generického procesoru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 15302; http://hdl.handle.net/11012/54028

Dostupnosť: http://hdl.handle.net/11012/54028

A simulation tool of parallel architectures for digital image processing applications based on DLX processors.

Autori: Valero, V. Cuartero, F. Garrido, A. a ďalší

Zdroj: Proceedings, International Conference on Image Processing; 1995, Issue 3, p448-448, 1p

Modelování práce procesorů v multiprocesorovém operačním systému ; Modeling processor work in multiprocessor operating system

Autori: Fila, Jan Čapek, Jan Horák, Oldřich

Prispievatelia: Fila, Jan Čapek, Jan Horák, Oldřich

Predmety: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory

Popis súboru: 61 s.; 2012730 bytes; application/pdf; application/octet-stream

Relation: Univerzitní knihovna (sklad); http://hdl.handle.net/10195/39395; D24672

Dostupnosť: http://hdl.handle.net/10195/39395

Překladač jazyka C v prostředí Python ; C Compiler in Python

Autori: Fiedor, Tomáš Vašíček, Zdeněk Bidlo, Michal

Prispievatelia: Fiedor, Tomáš Vašíček, Zdeněk Bidlo, Michal

Predmety: Python, jazyk C, vysoko-úrovňové překladače, návrh procesorů, architektury procesoru, generování kódu, optimalizace kódu, C language, high-level compiler, procesor design, procesor architectures, code generation, code optimization

Popis súboru: application/pdf; text/html

Relation: FIEDOR, T. Překladač jazyka C v prostředí Python [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 78956; http://hdl.handle.net/11012/55185

Dostupnosť: http://hdl.handle.net/11012/55185

Implementace generického procesoru v FPGA

Autori: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Prispievatelia: Mikušek, Petr Martínek, Tomáš Kořenek, Jan

Predmety: Virtex-II Pro, transport triggered architectures, processor architectures, VLIW, přenosem spouštěné architektury, VHDL, COMBO6X, FPGA, architektury procesorů

Popis súboru: application/pdf; text/html

Prístupová URL adresa: http://hdl.handle.net/11012/54028

Návrh pokročilé architektury procesoru v jazyce VHDL

Autori: Slavík, Daniel Straka, Martin Šimek, Václav

Prispievatelia: Slavík, Daniel Straka, Martin Šimek, Václav

Predmety: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

Popis súboru: application/pdf; text/html

Prístupová URL adresa: http://hdl.handle.net/11012/54277

Paralelní výpočetní architektury založené na numerické integraci ; Parallel Computer Systems Based on Numerical Integrations

Autori: Kraus, Michal Kunovský, Jiří Kubátová, Hana a ďalší

Prispievatelia: Kraus, Michal Kunovský, Jiří Kubátová, Hana a ďalší

Predmety: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator

Popis súboru: application/pdf; text/html

Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230

Dostupnosť: http://hdl.handle.net/11012/63230

Modelování práce procesorů v multiprocesorovém operačním systému

Additional Titles: Modeling processor work in multiprocessor operating system

Autori: Čapek, Jan Horák, Oldřich Fila, Jan

Témy: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory, diplomová práce

URL: http://hdl.handle.net/10195/39395

Architektury hlubokého učení pro analýzu populačních neaurálních dat

Autori: Houška, Petr Antolík, Ján Pilát, Martin

Prispievatelia: Houška, Petr Antolík, Ján Pilát, Martin

Predmety: hluboké učení|výpočetní neurověda|modelování V1|biologicky inspirované architektury, deep-learning|computational neuroscience|v1 modeling|bio-inspired architectures|visual computation

Prístupová URL adresa: http://www.nusl.cz/ntk/nusl-438039

Emulátor konzole Nintendo Entertainment System ; Nintendo Entertainment System Emulation

Autori: Ondřej Golasowski Jeřábek Stanislav Štepanovský Michal

Prispievatelia: Ondřej Golasowski Jeřábek Stanislav Štepanovský Michal

Predmety: softwarová emulace, Nintendo Entertainment System, vzděláváni, počitačové architektury, hardware, C++, emulačni platforma, software emulation, education, computer architectures, emulation platform

Popis súboru: application/pdf

Relation: http://hdl.handle.net/10467/109651

Dostupnosť: http://hdl.handle.net/10467/109651

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autori: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Témy: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autori: Zeman, Kryštof Mašek, Pavel Páleník, Luděk

Témy: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autori: Zeman, Kryštof Mašek, Pavel

Témy: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autori: Zeman, Kryštof Mašek, Pavel

Témy: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autori: Zeman, Kryštof Mašek, Pavel

Témy: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618

Virtualizace architektury ARM a vývoj univerzální řídicí platformy pro embedded systémy

Autori: Zeman, Kryštof Mašek, Pavel

Témy: IoT, M2M komunikace, QEMU, jazyk C, MODBUS, RS-485, M2M communication, C language, Text

URL: http://hdl.handle.net/11012/61618