Suchergebnisse - acm: c.: computer system organizacion/c.1: processor architecture/c.1.4: parallel architektury*
-
1
Autoren:
Weitere Verfasser:
Schlagwörter: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor
Dateibeschreibung: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5
Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011
Verfügbarkeit: https://hdl.handle.net/10084/87594
-
2
Autoren:
Weitere Verfasser:
Schlagwörter: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description
Dateibeschreibung: text/html
Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891
Verfügbarkeit: http://hdl.handle.net/11012/52891
-
3
Autoren:
Weitere Verfasser:
Schlagwörter: LLDP, SNMP, MIB, AVR32, vizualizace, topologie, počítačová síť, visualization, topology, computer network
Dateibeschreibung: application/pdf; application/octet-stream; text/html
Relation: 72307; http://hdl.handle.net/11012/33123
Verfügbarkeit: http://hdl.handle.net/11012/33123
-
4
Autoren:
Weitere Verfasser:
Schlagwörter: Překladače, transformace, Eclipse, jazyk ISAC, Eclipse Modeling Framework (EMF), Translators, transformations, ISAC language
Dateibeschreibung: application/pdf; text/html
Relation: NETOČNÝ, O. Transformace grafické reprezentace procesoru do jazyka pro popis architektury [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.; 42742; http://hdl.handle.net/11012/55827
Verfügbarkeit: http://hdl.handle.net/11012/55827
-
5
Autoren:
Weitere Verfasser:
Schlagwörter: bakalářská práce, 32-bitový mikroprocesor, architektura instrukčního souboru RISC-V32I, návrh hardwaru v jazyce VHDL, programovatelné hradlové pole
Dateibeschreibung: 63 stran; application/pdf
Verfügbarkeit: https://dspace.tul.cz/handle/15240/174403
-
6
Autoren:
Weitere Verfasser:
Schlagwörter: simulátor, emulátor, počítačový systém, procesor, instrukce, mikroinstrukce, mikroprocesor, architektura, simulator, emulator, computer system, processor, instruction, microinstruction, microprocessor, architecture
Dateibeschreibung: application/pdf; application/zip; text/html
Relation: FRIML, D. Výukový simulátor počítačového systému [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2018.; 111121; http://hdl.handle.net/11012/81995
Verfügbarkeit: http://hdl.handle.net/11012/81995
-
7
Autoren:
Weitere Verfasser:
Schlagwörter: jazyk pro popis architektury, ADL, mikrokontrolér, procesor, CISC, RISC, Harvardská architektura, Von Neumannova architektura, modelování, simulace, ISAC, LISA, architecture description language, microcontroller, processor, Harvard architecture, Von Neumann architecture, modeling, simulation
Time: 8051
Dateibeschreibung: application/pdf; text/html
Relation: ŠIMON, P. Simulace architektury mikroprocesoru 8051 [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.; 34875; http://hdl.handle.net/11012/52994
Verfügbarkeit: http://hdl.handle.net/11012/52994
-
8
Autoren: et al.
Weitere Verfasser: et al.
Schlagwörter: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator
Dateibeschreibung: application/pdf; text/html
Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230
Verfügbarkeit: http://hdl.handle.net/11012/63230
-
9
Autoren:
Weitere Verfasser:
Schlagwörter: ADL, processor design tools, cross assembler, general assembler, vnitřní model jazyka ISAC, architecture and instruction set description language, pseudo-operation, relocation, assembler architecture, relokace, retargetabilní assembler, návrh assembleru, ASIP, instruction set, relaxation, univerzální assembler, obecný assembler, relaxace, retargetable assembler, application-specific instruction set processor, procesor s aplikačně specifickou instrukční sadou, architektura assembleru, Lissom, ISAC, LISA, two-way coupled finite automata, bitová oprava, directive handling, assembler design, one-pass assembler, dvouprůchodový assembler, zpracování výrazů assemblerem, universal assembler, nástroj pro návrh procesorů, direktiva, jednoprůchodový assembler, pseudooperace, two-pass assembler, assembler expression processing, internal ISAC language model, dvojcestné párové automaty, zpracování direktiv, cross-assembler, directive, Parserlib2, Assembler, fix-up, jazyky pro popis architektury a instrukční sady, instrukční sada
Dateibeschreibung: application/pdf; text/html
Zugangs-URL: http://hdl.handle.net/11012/187537
-
10
Autoren:
-
11
Autoren:
Weitere Verfasser:
Schlagwörter: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární
Dateibeschreibung: application/pdf; text/html
Zugangs-URL: http://hdl.handle.net/11012/54277
-
12
Autoren:
Weitere Verfasser:
Schlagwörter: jazyk pro popis architektury, instrukční sada, toolchain, procesor, PowerPC, CISC, RISC, CodAL, Codasip, modelování, simulace, architecture description language, instruction set, processor, modelling, simulation
Dateibeschreibung: application/pdf; text/html
Relation: BLAHA, H. Vytvoření modelu procesoru PowerPC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.; 79302; http://hdl.handle.net/11012/187467
Verfügbarkeit: http://hdl.handle.net/11012/187467
-
13
Autoren: et al.
Quelle: Artificial Life & Robotics; Mar2008, Vol. 12 Issue 1/2, p236-240, 5p
-
14
Autoren: et al.
Schlagwörter: vizualizace grafů, průzkum architektury, analýza závislostí, Large Graph Visualization, Architecture Exploration, Dependency Analysis
Dateibeschreibung: 6 s.; application/pdf
Relation: Proceedings of the 15th International Joint Conference on Computer Vision, Imaging and Computer Graphics Theory and Applications, Volume 3; http://hdl.handle.net/11025/47236; 574778100030
-
15
Autoren:
Quelle: Prace Etnograficzne; 2023, Vol. 51, p87-116, 30p
Schlagwörter: VERNACULAR architecture, DATABASES, ETHNOLOGY, ACQUISITION of data, VOCABULARY
-
16
Autoren: et al.
Weitere Verfasser: et al.
Schlagwörter: 4. Education, veřejná správa, Národní architektura veřejné správy ČR, reforma, Public Administration, Reform, podniková architektura, referenční model aplikační architektury, Enterprise Architecture, TOGAF, Reference model of Application Architecture, National Public Administration Architecture of the Czech Republic
Zugangs-URL: http://www.nusl.cz/ntk/nusl-200022
-
17
Autoren:
Weitere Verfasser:
Schlagwörter: derivace, diferenciální rovnice, Taylorova řada, mikroprocesor, numerická integrace, pevná řádová čárka, pohyblivá řádová čárka, integrátor, řadič, boothův algoritmus, paralelní architektury, derivation, diferential equnation, Taylor series, mikroprocessor, numeric integration, fixed point, floating point, integrator, controller, Booth algorithm, parallel architectures
Dateibeschreibung: application/pdf; text/html
Relation: OPÁLKA, J. Automatické řízení výpočtu ve specializovaném výpočetním systému [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.; 103587; http://hdl.handle.net/11012/69421
Verfügbarkeit: http://hdl.handle.net/11012/69421
-
18
Autoren:
Weitere Verfasser:
Schlagwörter: Paralelní systémy, SMP, sdílená paměť, HPSim, Parallel systems, shared memory
Dateibeschreibung: 61 s.; 2012730 bytes; application/pdf; application/octet-stream
Relation: Univerzitní knihovna (sklad); http://hdl.handle.net/10195/39395; D24672
Verfügbarkeit: http://hdl.handle.net/10195/39395
-
19
Autoren:
Weitere Verfasser:
Schlagwörter: MIPS architektura, webový simulátor, zřetězené zpracování instrukcí, pipelining, MIPS architecture, web simulator, instruction processing
Dateibeschreibung: application/pdf; text/html
Relation: HŮLEK, M. Webový simulátor procesoru architektury MIPS [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.; 145245; http://hdl.handle.net/11012/207371
Verfügbarkeit: http://hdl.handle.net/11012/207371
-
20
Autoren:
Weitere Verfasser:
Schlagwörter: interdisciplinarity, active environment of education, pedagogy, education, architecture, interdyscyplinarność, aktywne środowisko edukacji, pedagogika, edukacja, architektura, edu, archi
Verfügbarkeit: https://depot.ceon.pl/handle/123456789/11311
Nájsť tento článok vo Web of Science
Full Text Finder