Výsledky vyhledávání - acm: c.: computer system organizacija/c.1: processor architecture/c.1.4: parallel architektury*

Využití architektury TRIPS pro řešení výpočetně náročných úloh

Autoři: Krutek, Roland Krumnikl, Michal Gaura, Jan

Přispěvatelé: Krutek, Roland Krumnikl, Michal Gaura, Jan

Témata: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor

Popis souboru: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5

Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011

Dostupnost: https://hdl.handle.net/10084/87594

TALL—a list processor for the Philco 2000 computer

Autoři: Feldman, Julian

Zdroj: Communications of the ACM. 5(9)

Témata: Information and Computing Sciences, Information Systems, Information and computing sciences

Popis souboru: application/pdf

Přístupová URL adresa: https://escholarship.org/uc/item/6qk36727
https://escholarship.org/content/qt6qk36727/qt6qk36727.pdf

Multi-core and Single-core Raspberry Pi Microprocessor's.

Alternate Title: Wielordzeniowe i jednordzeniowe mikroprocesory Raspberry Pi. (Polish)

Autoři: SAINUDDIN, Nurulidayu MOHD SULTAN, Juwita AZUANI, Mohamed

Zdroj: Przegląd Elektrotechniczny; 2023, Vol. 99 Issue 1, p38-43, 6p

Témata: RASPBERRY Pi, CENTRAL processing units, MICROPROCESSORS, COMPUTER performance, COMPUTER multitasking, MULTICORE processors

Analysis of FPGA accelerator architecture for Fast Statistical Convolutional Neural Network in real time Emotional Recognition System.

Alternate Title: Analiza architektury akceleratora FPGA dla szybkiej statystycznej sieci splotowej w systemie rozpoznawania emocji w czasie rzeczywistym. (Polish)

Autoři: Samson Immanuel, J. Manoj, G. Prince, Shajin a další

Zdroj: Przegląd Elektrotechniczny; 2021, Vol. 97 Issue 7, p132-134, 3p

Témata: DEEP learning, CONVOLUTIONAL neural networks, ARTIFICIAL intelligence, APPLICATION-specific integrated circuits, FIELD programmable gate arrays, ALGORITHMS

Architektura macierzy stosów do przetwarzania równoległego z wykorzystaniem odwrotnej notacji polskiej. (Polish)

Alternate Title: Stack matrix architecture for parallel processing using reverse Polish notation. (English)

Autoři: GOŁKA, Łukasz SUSZYŃSKI, Robert POCZEKAJŁO, Paweł

Zdroj: Przegląd Elektrotechniczny; 2025, Issue 10, p82-89, 8p

Témata: PARALLEL processing, SIMD (Computer architecture), CENTRAL processing units, MATHEMATICAL notation

Multiplication of Matrices of Arbitrary Shape on a Data Parallel Computer

Autoři: Mathur, Kapil K. Johnsson, S. Lennart

Zdroj: Mathur, Kapil K. and S. Lennart Johnsson. Multiplication of Matrices of Arbitrary Shape on a Data Parallel Computer. Harvard Computer Science Group Technical Report TR-01-92.

Přístupová URL adresa: http://nrs.harvard.edu/urn-3:HUL.InstRepos:23017262

Scalable Architecture for a Room Temperature Solid-State Quantum Information Processor

Autoři: Yao, Norman Jiang, Liang Gorshkov, Alexey a další

Zdroj: Yao, Norman Y., Liang Jiang, Alexey V. Gorshkov, Peter C. Maurer, Geza Giedke, J. Ignacio Cirac, Mikhail D. Lukin. 2012. Scalable architecture for a room temperature solid-state quantum information processor. Nature Communications 3(4): 800.

Témata: physical sciences, atomic and molecular physics, nuclear-spin qubits, coupled electron, diamond, nitrogen, entanglement, spectroscopy, manipulation, computation, resolution, particles

Popis souboru: application/pdf

Relation: http://arxiv.org/abs/1012.2864v1; Nature Communications

Přístupová URL adresa: http://nrs.harvard.edu/urn-3:HUL.InstRepos:8951184

Parallel fpga routing based on the operator formulation

Autoři: Moctar, Yehdhih Ouid Mohammed Brisk, Philip

Témata: Built Environment and Design, Architecture, Engineering, Electrical Engineering, Field Programmable Gate Array, Routing, Routing Resource Graph, Maze Expansion, Irregular Algorithm, Software Transactional Memory

Přístupová URL adresa: https://escholarship.org/uc/item/0jp9j4dj

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Autoři: Ministr, Martin Masařík, Karel Křoustek, Jakub

Přispěvatelé: Ministr, Martin Masařík, Karel Křoustek, Jakub

Témata: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

Popis souboru: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Dostupnost: http://hdl.handle.net/11012/52891

PDES-A

Autoři: Rahman, Shafiur Abu-Ghazaleh, Nael Najjar, Walid

Zdroj: ACM Transactions on Modeling and Computer Simulation. 29(2)

Témata: PDES, FPGA, accelerator, coprocessor, parallel simulation, Computation Theory and Mathematics, Information Systems, Operations Research

Popis souboru: application/pdf

Přístupová URL adresa: https://escholarship.org/uc/item/2z10p5n0
https://escholarship.org/content/qt2z10p5n0/qt2z10p5n0.pdf

NEC research & development

Autoři: 日本電気株式会社

Zdroj: 39(4);1998・10

Virtual Ways: Low-Cost Coherence for Instruction Set Extensions with Architecturally Visible Storage

Autoři: Kluter, Theo Burri, Samuel Brisk, Philip a další

Zdroj: ACM Transactions on Architecture and Code Optimization. 11(2)

Témata: Affordable and Clean Energy, Performance, Design, Experimentation, Instruction set extension, architecturally visible storage, memory coherence, memory consistence, Virtual Ways, Computer Software, Electrical and Electronic Engineering

Přístupová URL adresa: https://escholarship.org/uc/item/4x32223n

Scientific Programming and Computer Architecture

Autoři: Viswanath, Divakar

Témata: C, C++, programming languages, processor, memory, network, high performance computing, computer science, engineering, super computing, Mobile and handheld device programming / Apps programming, Computer science, Information architecture

Popis souboru: application/pdf

Relation: Scientific and Engineering Computation

Přístupová URL adresa: http://library.oapen.org/handle/20.500.12657/26041

Communication efficient multi-processor FFT

Autoři: Johnsson, S. Lennart Jacquemin, Michel Krawitz, Robert L.

Zdroj: Johnsson, S. Lennart, Michel Jacquemin, and Robert L. Krawitz. 1991. Communication efficient multi-processor FFT. Harvard Computer Science Group Technical Report TR-25-91.

Relation: Harvard Computer Science Group Technical Report

Přístupová URL adresa: http://nrs.harvard.edu/urn-3:HUL.InstRepos:35059732

Systém interních kontrol v podnikové architektuře. (Czech)

Autoři: Tománek, Martin Voříšek, Jiří

Zdroj: Systémová Integrace; 2012, Vol. 19 Issue 4, p7-24, 18p

Témata: COMPUTER architecture, INFORMATION technology, CORPORATE governance, INTERNAL auditing, INDUSTRIAL management, STRATEGIC communication

Zjištění síťové architektury u poplachového přenosového systému LAN-RING ; Finding the network architecture for alarm transmission system LAN-RING

Autoři: Mikšíček, Pavel Zuth, Daniel Marada, Tomáš

Přispěvatelé: Mikšíček, Pavel Zuth, Daniel Marada, Tomáš

Témata: LLDP, SNMP, MIB, AVR32, vizualizace, topologie, počítačová síť, visualization, topology, computer network

Popis souboru: application/pdf; application/octet-stream; text/html

Relation: 72307; http://hdl.handle.net/11012/33123

Dostupnost: http://hdl.handle.net/11012/33123

Nowe muzeum w mieście. Zmiany w kształtowaniu funkcjonalno-przestrzennym architektury współczesnych obiektów muzealnych. (Polish)

Alternate Title: New museum in the city. Changes in the functional and spatial development of the architecture of contemporary museum object. (English)

Autoři: DERWISZ, JUSTYNA

Zdroj: Housing Environment / Środowisko Mieszkaniowe; 2020, Issue 30, p72-81, 10p

Témata: MUSEUM building design & construction, MULTIMEDIA systems, COMPUTER engineering, PUBLIC spaces

Geografický termín: POLAND

Zastosowanie architektury korporacyjnej do koordynacji cyfrowej transformacji w sieciach organizacji. (Polish)

Alternate Title: The Use of Enterprise Architecture to Coordinate the Digital Transformation of Organization Networks. (English)

Autoři: Sobczak, Andrzej

Zdroj: Management Issues / Problemy Zarządzania; 2015, Vol. 13 Issue 2(52), p113-124, 12p

Implementace obecného assembleru

Autoři: Husár, Adam Hruška, Tomáš Masařík, Karel

Přispěvatelé: Husár, Adam Hruška, Tomáš Masařík, Karel

Témata: ADL, processor design tools, cross assembler, general assembler, vnitřní model jazyka ISAC, architecture and instruction set description language, pseudo-operation, relocation, assembler architecture, relokace, retargetabilní assembler, návrh assembleru, ASIP, instruction set, relaxation, univerzální assembler, obecný assembler, relaxace, retargetable assembler, application-specific instruction set processor, procesor s aplikačně specifickou instrukční sadou, architektura assembleru, Lissom, ISAC, LISA, two-way coupled finite automata, bitová oprava, directive handling, assembler design, one-pass assembler, dvouprůchodový assembler, zpracování výrazů assemblerem, universal assembler, nástroj pro návrh procesorů, direktiva, jednoprůchodový assembler, pseudooperace, two-pass assembler, assembler expression processing, internal ISAC language model, dvojcestné párové automaty, zpracování direktiv, cross-assembler, directive, Parserlib2, Assembler, fix-up, jazyky pro popis architektury a instrukční sady, instrukční sada

Popis souboru: application/pdf; text/html

Přístupová URL adresa: http://hdl.handle.net/11012/187537

Transformace grafické reprezentace procesoru do jazyka pro popis architektury ; Transformation of Processor Graphical Representation to the Architecture Description Language

Autoři: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Přispěvatelé: Netočný, Ondřej Hruška, Tomáš Husár, Adam

Témata: Překladače, transformace, Eclipse, jazyk ISAC, Eclipse Modeling Framework (EMF), Translators, transformations, ISAC language

Popis souboru: application/pdf; text/html

Relation: NETOČNÝ, O. Transformace grafické reprezentace procesoru do jazyka pro popis architektury [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.; 42742; http://hdl.handle.net/11012/55827

Dostupnost: http://hdl.handle.net/11012/55827