Search Results - acm: c.: computer system organisation/c.1: processor architektury/c.1.4: parallel architektury*

Analysis of FPGA accelerator architecture for Fast Statistical Convolutional Neural Network in real time Emotional Recognition System.

Alternate Title: Analiza architektury akceleratora FPGA dla szybkiej statystycznej sieci splotowej w systemie rozpoznawania emocji w czasie rzeczywistym. (Polish)

Authors: Samson Immanuel, J. Manoj, G. Prince, Shajin et al.

Source: Przegląd Elektrotechniczny; 2021, Vol. 97 Issue 7, p132-134, 3p

Subject Terms: DEEP learning, CONVOLUTIONAL neural networks, ARTIFICIAL intelligence, APPLICATION-specific integrated circuits, FIELD programmable gate arrays, ALGORITHMS

Multi-core and Single-core Raspberry Pi Microprocessor's.

Alternate Title: Wielordzeniowe i jednordzeniowe mikroprocesory Raspberry Pi. (Polish)

Authors: SAINUDDIN, Nurulidayu MOHD SULTAN, Juwita AZUANI, Mohamed

Source: Przegląd Elektrotechniczny; 2023, Vol. 99 Issue 1, p38-43, 6p

Subject Terms: RASPBERRY Pi, CENTRAL processing units, MICROPROCESSORS, COMPUTER performance, COMPUTER multitasking, MULTICORE processors

Využití architektury TRIPS pro řešení výpočetně náročných úloh

Authors: Krutek, Roland Krumnikl, Michal Gaura, Jan

Contributors: Krutek, Roland Krumnikl, Michal Gaura, Jan

Subject Terms: TRIPS, Tera-op Reliable Intelligently Adaptive Processing System, EDGE, Explicit Data Graph Execution, procesorová architektura, paralelizmus, paralelní výpočty, polymorfní procesor, processor architecture, parallelism, parallel computation, polymorph processor

File Description: 1977663 bytes; application/pdf; application/octet-stream; text/plain; image/jpeg; downloadable_files_count: 5

Relation: OSD002; https://hdl.handle.net/10084/87594; S2724; KRU255_FEI_B2647_2612R025_2011

Availability: https://hdl.handle.net/10084/87594

Paralelní výpočetní architektury založené na numerické integraci

Parallel Computer Systems Based on Numerical Integrations

Authors: Kraus, Michal

Thesis Advisors: Kubátová, Hana, Kollár,, Ján, Kunovský, Jiří

Subject Terms: interconnection networks, propojovací sítě, paralelní systém, numerická integrace, integrator, parallel system, integrátor, numerical integration, Taylorova řada, Taylor series

Availability: http://www.nusl.cz/ntk/nusl-261227

Paralelní výpočetní architektury založené na numerické integraci ; Parallel Computer Systems Based on Numerical Integrations

Authors: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Contributors: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Subject Terms: numerická integrace, Taylorova řada, paralelní systém, propojovací sítě, integrátor, numerical integration, Taylor series, parallel system, interconnection networks, integrator

File Description: application/pdf; text/html

Relation: KRAUS, M. Paralelní výpočetní architektury založené na numerické integraci [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99804; http://hdl.handle.net/11012/63230

Availability: http://hdl.handle.net/11012/63230

Architektura macierzy stosów do przetwarzania równoległego z wykorzystaniem odwrotnej notacji polskiej. (Polish)

Alternate Title: Stack matrix architecture for parallel processing using reverse Polish notation. (English)

Authors: GOŁKA, Łukasz SUSZYŃSKI, Robert POCZEKAJŁO, Paweł

Source: Przegląd Elektrotechniczny; 2025, Issue 10, p82-89, 8p

Subject Terms: PARALLEL processing, SIMD (Computer architecture), CENTRAL processing units, MATHEMATICAL notation

THE USE OF 3D COMPUTER GRAPHICS TO PRESERVE, REPRODUCE AND OBTAIN INFORMATION RELATING TO A HISTORICALLY VALUABLE OBJECT.

Alternate Title: ZASTOSOWANIE KOMPUTEROWEJ GRAFIKI 3D DO ZACHOWANIA, ODTWARZANIA I POZYSKIWANIA INFORMACJI ORAZ WIZERUNKU HISTORYCZNIE CENNEGO OBIEKTU ARCHITEKTURY. (Polish)

Authors: Szpyt, Maksymilian Kadłuczka, Andrzej

Source: Technical Transactions / Czasopismo Techniczne; 2019, Vol. 12 Issue 8, p65-69, 5p

Subject Terms: COMPUTER graphics, THREE-dimensional display systems, CANNING & preserving, THREE-dimensional modeling

TALL—a list processor for the Philco 2000 computer

Authors: Feldman, Julian

Source: Communications of the ACM. 5(9)

Subject Terms: Information and Computing Sciences, Information Systems, Information and computing sciences

File Description: application/pdf

Access URL: https://escholarship.org/uc/item/6qk36727
https://escholarship.org/content/qt6qk36727/qt6qk36727.pdf

Nowe muzeum w mieście. Zmiany w kształtowaniu funkcjonalno-przestrzennym architektury współczesnych obiektów muzealnych. (Polish)

Alternate Title: New museum in the city. Changes in the functional and spatial development of the architecture of contemporary museum object. (English)

Authors: DERWISZ, JUSTYNA

Source: Housing Environment / Środowisko Mieszkaniowe; 2020, Issue 30, p72-81, 10p

Subject Terms: MUSEUM building design & construction, MULTIMEDIA systems, COMPUTER engineering, PUBLIC spaces

Geographic Terms: POLAND

Návrh pokročilé architektury procesoru v jazyce VHDL

Authors: Slavík, Daniel Straka, Martin Šimek, Václav

Contributors: Slavík, Daniel Straka, Martin Šimek, Václav

Subject Terms: scalar, RAM, superscalar, návrh, design, procesor, cache, subscalar, VHDL, superskalární, processor, subskalární, skalární

File Description: application/pdf; text/html

Access URL: http://hdl.handle.net/11012/54277

Peephole optimalizátor pro konfigurovatelné architektury procesorů ; Peephole Optimizer for Configurable Processor Architectures

Authors: Ministr, Martin Masařík, Karel Křoustek, Jakub

Contributors: Ministr, Martin Masařík, Karel Křoustek, Jakub

Subject Terms: peephole optimalizátor, peephole optimalizace, LLVM, backend, překladač, mikroprocesorová architektura, popis architektury, peephole optimizer, peephole optimization, compiler, microprocessor architecture, architecture description

File Description: text/html

Relation: MINISTR, M. Peephole optimalizátor pro konfigurovatelné architektury procesorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012.; 79137; http://hdl.handle.net/11012/52891

Availability: http://hdl.handle.net/11012/52891

Systém interních kontrol v podnikové architektuře. (Czech)

Authors: Tománek, Martin Voříšek, Jiří

Source: Systémová Integrace; 2012, Vol. 19 Issue 4, p7-24, 18p

Subject Terms: COMPUTER architecture, INFORMATION technology, CORPORATE governance, INTERNAL auditing, INDUSTRIAL management, STRATEGIC communication

Zastosowanie architektury korporacyjnej do koordynacji cyfrowej transformacji w sieciach organizacji. (Polish)

Alternate Title: The Use of Enterprise Architecture to Coordinate the Digital Transformation of Organization Networks. (English)

Authors: Sobczak, Andrzej

Source: Management Issues / Problemy Zarządzania; 2015, Vol. 13 Issue 2(52), p113-124, 12p

Automatické řízení výpočtu ve specializovaném výpočetním systému

Specialized Computer System Automatic Control

Authors: Opálka, Jan

Thesis Advisors: Šátek, Václav, Kunovský, Jiří

Subject Terms: řadič, floating point, integrator, numeric integration, mikroprocessor, pohyblivá řádová čárka, derivace, parallel architectures, Taylor series, numerická integrace, paralelní architektury, diferential equnation, controller, Taylorova řada, mikroprocesor, pevná řádová čárka, derivation, diferenciální rovnice, Booth algorithm, boothův algoritmus, integrátor, fixed point

Availability: http://www.nusl.cz/ntk/nusl-363728

Każda reprezentacja jest interpretacją -- w stronę hermeneutycznej koncepcji architektury informacji. (Polish)

Alternate Title: Every Representation is an Interpretation: A Hermeneutic Approach to Information Architecture. (English)

Authors: Roszkowski, Marcin

Source: Zagadnienia Informacji Naukowej; 2019, Vol. 114 Issue 2, p61-79, 19p

Automatické řízení výpočtu ve specializovaném výpočetním systému ; Specialized Computer System Automatic Control

Authors: Opálka, Jan Kunovský, Jiří Šátek, Václav

Contributors: Opálka, Jan Kunovský, Jiří Šátek, Václav

Subject Terms: derivace, diferenciální rovnice, Taylorova řada, mikroprocesor, numerická integrace, pevná řádová čárka, pohyblivá řádová čárka, integrátor, řadič, boothův algoritmus, paralelní architektury, derivation, diferential equnation, Taylor series, mikroprocessor, numeric integration, fixed point, floating point, integrator, controller, Booth algorithm, parallel architectures

File Description: application/pdf; text/html

Relation: OPÁLKA, J. Automatické řízení výpočtu ve specializovaném výpočetním systému [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.; 103587; http://hdl.handle.net/11012/69421

Availability: http://hdl.handle.net/11012/69421

Paralelní výpočetní architektury založené na numerické integraci

Authors: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Contributors: Kraus, Michal Kunovský, Jiří Kubátová, Hana et al.

Subject Terms: integrátor, propojovací sítě, parallel system, numerická integrace, numerical integration, Taylor series, integrator, Taylorova řada, paralelní systém, interconnection networks

File Description: application/pdf; text/html

Access URL: http://hdl.handle.net/11012/63230

Answering the demands of digital genomics.

Authors: Titmus, Matthew A. Gurtowski, James Schatz, Michael C.

Source: Concurrency & Computation: Practice & Experience; Mar2014, Vol. 26 Issue 4, p917-928, 12p

Subject Terms: NUCLEOTIDE sequence, GENOMICS, BIOSENSORS, PARALLEL computers, CLOUD computing, ALGORITHMS

THE EMBODIED ENERGY OF ARCHITECTURE. (English)

Alternate Title: PIERWOTNA ENERGIA ARCHITEKTURY. (Polish)

Authors: Furtak, Marcin Ciuła, Michał

Source: Space & Form / Przestrzeń i FORMA; 2020, Issue 44, p9-22, 14p

Zmiany roli przedmiotów plastycznych i metod ich nauczania w kontekście programu kształcenia architektów na Wydziale Architektury Politechniki Wrocławskiej. (Polish)

Alternate Title: Changes in the role of art subjects and methods of their teaching in the context of the architects' curriculum at the Faculty of Architecture of Wrocław University of Science and Technology. (English)

Authors: Jaszczuk, Paweł

Source: Architectus; 2018, Vol. 54 Issue 2, p33-48, 16p