Search Results - "Texture Locality"

Improving memory access efficiency for real-time rendering in tile-based GPU architectures

Authors: Joseph, Diya

Contributors: University/Department: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors

Thesis Advisors: González Colás, Antonio María, Aragón Alcaraz, Juan Luis

Source: TDX (Tesis Doctorals en Xarxa)

Subject Terms: Computer Architecture, Hardware, Microarchitecture, GPU, Graphics Processing Unit, Computer Graphics, Games, Video Games, Android, Google Play Store, Graphics Workloads, Tile-Based Rendering, TBR, Real-Time Rendering, Energy-Efficiency, Battery, Mobile-Devices, Memory Locality, Memory Hierarchy, Cache Replacement Policy, Cache Bypassing, Warp Schedulers, Texture Locality, Load Balancing, Frameto-Frame Coherence, Belady’s MIN, Mattson’s OPT, Memory Latency, Prefetching, Memory Parallelism, Optimal, Heuristic, Formal Proof, Inter-Frame Locality, Boustrophedon, Tiling, Parameter Buffer, Reorder, Circular Trace, Àrees temàtiques de la UPC::Informàtica, 004 - Informàtica

File Description: application/pdf

Access URL: http://hdl.handle.net/10803/695138
https://dx.doi.org/10.5821/dissertation-2117-440649

DTexL: Decoupled Raster Pipeline for Texture Locality

Authors: Joseph, Diya Aragón Alcaraz, Juan Luis Parcerisa Bundó, Joan Manuel et al.

Source: UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Proceedings of the 55th IEEE/ACM International Symposium on Microarchitecture
2022 55th IEEE/ACM International Symposium on Microarchitecture (MICRO)

Subject Terms: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Scheduling, Texture locality, Cache memory, Low-power, 0103 physical sciences, GPU, Graphics, Memòria cau, Caches, Graphics processing units, 01 natural sciences, Unitats de processament gràfic

File Description: application/pdf

DTexL: Decoupled raster pipeline for texture locality

Authors: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors et al.

Index Terms: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Graphics processing units, Cache memory, GPU, Caches, Graphics, Scheduling, Texture locality, Low-power, Unitats de processament gràfic, Memòria cau, Conference report

URL: http://hdl.handle.net/2117/376016
https://ieeexplore.ieee.org/document/9923874
https://ieeexplore.ieee.org/document/9923874
info:eu-repo/grantAgreement/EC/H2020/833057/EU/CoCoUnit: An Energy-Efficient Processing Unit for Cognitive Computing/CoCoUnit
info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/PID2020-113172RB-I00/ES/ARQUITECTURAS DE DOMINIO ESPECIFICO PARA SISTEMAS DE COMPUTACION ENERGETICAMENTE EFICIENTES