Suchergebnisse - "Task-based programming model"

Evaluating Data Redistribution in PaRSEC

Autoren: Qinglei Cao George Bosilca Nuria Losada et al.

Weitere Verfasser: Qinglei Cao George Bosilca Nuria Losada et al.

Quelle: IEEE Transactions on Parallel and Distributed Systems. 33:1856-1872

Schlagwörter: Distributed databases, high-performance computing, 02 engineering and technology, Program processors, Costs, dynamic runtime system, Runtime, Data redistribution, Task analysis, Programming, Parallel processing, 0202 electrical engineering, electronic engineering, information engineering, task-based programming model, data distribution, data size, data format

RICH: implementing reductions in the cache hierarchy

Autoren: Dimic, Vladimir Moretó Planas, Miquel Casas, Marc et al.

Weitere Verfasser: Dimic, Vladimir Moretó Planas, Miquel Casas, Marc et al.

Quelle: UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)

Schlagwörter: Parallel programming (Computer science), Gestió de memòria (Informàtica), Caches, Programació en paral·lel (Informàtica), 01 natural sciences, Memory management (Computer science), Shared memory, Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, 0103 physical sciences, Superordinadors, High performance computing, Task-based programming model, Reductions, Informàtica::Arquitectura de computadors [Àrees temàtiques de la UPC]

Dateibeschreibung: application/pdf

Zugangs-URL: https://upcommons.upc.edu/bitstream/2117/192495/1/dimic_authorversion.pdf
http://hdl.handle.net/2117/192495

Task-Level Checkpointing System for Task-Based Parallel Workflows

Autoren: Pere Vergés Francesc Lordan Jorge Ejarque et al.

Quelle: Lecture Notes in Computer Science ISBN: 9783031312083
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)

Schlagwörter: Tolerància als errors (Informàtica), Parallel processing (Electronic computers), Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Processament en paral·lel (Ordinadors), Fault tolerance, Checkpointing, High performance computing, Task-based programming model, Fault-tolerant computing, Recovery system, Càlcul intensiu (Informàtica)

Dateibeschreibung: application/pdf

Asynchronous Task-Based Execution of the Reverse Time Migration for the Oil and Gas Industry

Autoren: Alonazi, Amani Ltaief, Hatem Keyes, David et al.

Weitere Verfasser: Alonazi, Amani Ltaief, Hatem Keyes, David et al.

Quelle: 2019 IEEE International Conference on Cluster Computing (CLUSTER). :1-11

Schlagwörter: Out-Of-Core Algorithms, Overlapping I/O with Computation, [INFO.INFO-DC] Computer Science [cs]/Distributed, Parallel, and Cluster Computing [cs.DC], Asynchronous Executions, Task-Based Programming Model, 01 natural sciences, STARPU OOC, Reverse Time Migration, 0105 earth and related environmental sciences

Dateibeschreibung: application/pdf

Zugangs-URL: https://repository.kaust.edu.sa/bitstream/10754/660618/1/2019_tbrtm_cluster.pdf

Optimizing computation-communication overlap in asynchronous task-based programs

Autoren: Castillo, Emilio Jain, Nikhil Casas, Marc et al.

Weitere Verfasser: Castillo, Emilio Jain, Nikhil Casas, Marc et al.

Quelle: UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Recercat. Dipósit de la Recerca de Catalunya
instname

Schlagwörter: Parallel processing (Electronic computers), Computation-communication overlap, Processament en paral·lel (Ordinadors), Parallel programming (Computer science), 02 engineering and technology, Programació en paral·lel (Informàtica), Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles, 0202 electrical engineering, electronic engineering, information engineering, Mpi, High performance computing, Task-based programming model, Informàtica::Arquitectura de computadors::Arquitectures paral·leles [Àrees temàtiques de la UPC], Càlcul intensiu (Informàtica)

Dateibeschreibung: application/pdf

Zugangs-URL: https://upcommons.upc.edu/bitstream/2117/177259/3/main.pdf
http://hdl.handle.net/2117/177259
https://hdl.handle.net/2117/177259
https://doi.org/10.1145/3330345.3330379

PureMEM: a structured programming model for transiently powered computers

Autoren: Durmaz C. Yildirim K. S. Kardas G.

Quelle: Proceedings of the 34th ACM/SIGAPP Symposium on Applied Computing. :1544-1551

Schlagwörter: Embedded Systems and Software, Structured Programming Model, Task-Based Programming Model, Transiently Powered Computers, 0202 electrical engineering, electronic engineering, information engineering, 02 engineering and technology, 7. Clean energy

Dateibeschreibung: application/pdf

Abstraction Layer For Standardizing APIs of Task-Based Engines

Autoren: Rabab Alomairy Hatem Ltaief Mustafa Abduljabbar et al.

Weitere Verfasser: Rabab Alomairy Hatem Ltaief Mustafa Abduljabbar et al.

Quelle: IEEE Transactions on Parallel and Distributed Systems. 31:2482-2495

Schlagwörter: Dynamic Runtime Systems, Runtime Interoperability, User Productivity, LLVM Compiler Infrastructure, 0101 mathematics, Task-Based Programming Model, Abstraction Layer, 01 natural sciences, API Standardization

Dateibeschreibung: application/pdf

Zugangs-URL: https://repository.kaust.edu.sa/bitstream/10754/656693/1/al4san_tpds.pdf

Reducing Data Movement on Large Shared Memory Systems by Exploiting Computation Dependencies

Autoren: Barrera, I.S. Ayguadé Parra, Eduard Valero Cortés, Mateo et al.

Weitere Verfasser: Barrera, I.S. Ayguadé Parra, Eduard Valero Cortés, Mateo et al.

Quelle: Recercat. Dipósit de la Recerca de Catalunya
instname
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Proceedings of the 2018 International Conference on Supercomputing -ICS '18
Proceedings of the 2018 International Conference on Supercomputing

Schlagwörter: Intelligent control, Data reduction, Scheduling, Parallel programming (Computer science), Non uniform memory access, Shared memory system, 02 engineering and technology, Programació en paral·lel (Informàtica), Parallel application, Àrees temàtiques de la UPC::Informàtica::Sistemes d'informació::Emmagatzematge i recuperació de la informació, 01 natural sciences, Task-based programming, Graph theory, NUMA, Shared memory, Graph Partitioning, Performance improvements, Informàtica::Sistemes d'informació::Emmagatzematge i recuperació de la informació [Àrees temàtiques de la UPC], 0103 physical sciences, 0202 electrical engineering, electronic engineering, information engineering, Task-based programming model Data transfer, Memory architecture, Virtual storage

Dateibeschreibung: application/pdf

Zugangs-URL: https://dl.acm.org/doi/pdf/10.1145/3205289.3205310
http://hdl.handle.net/2117/125137

Unified fault-tolerance framework for hybrid task-parallel message-passing applications

Autoren: Subasi, Omer Martsinkevich, Tatiana Zyulkyarov, Ferad et al.

Weitere Verfasser: Subasi, Omer Martsinkevich, Tatiana Zyulkyarov, Ferad et al.

Quelle: UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Recercat. Dipósit de la Recerca de Catalunya
instname

Schlagwörter: Programació (Ordinadors), Message logging, Enginyeria electrònica [Àrees temàtiques de la UPC], Models matemàtics, 02 engineering and technology, Fault-tolerant computing, Checkpoint/restart, Fault-tolerance, Mathematical modeling and computation, 0202 electrical engineering, electronic engineering, information engineering, Task-based programming model, Àrees temàtiques de la UPC::Enginyeria electrònica, Optimal checkpointing interval

Dateibeschreibung: application/pdf

Zugangs-URL: https://upcommons.upc.edu/bitstream/2117/90874/1/Unified%20fault-tolerance%20framework%20for.pdf
http://hdl.handle.net/2117/90874

Graph partitioning applied to DAG scheduling to reduce NUMA effects

Autoren: Sánchez Barrera, Isaac Casas, Marc Moretó Planas, Miquel et al.

Weitere Verfasser: Sánchez Barrera, Isaac Casas, Marc Moretó Planas, Miquel et al.

Schlagwörter: Àrees temàtiques de la UPC::Informàtica::Sistemes d'informació::Emmagatzematge i recuperació de la informació, Memory management (Computer science), Shared memory, Scheduling, Task-based programming model, NUMA, graph partitioning, Gestió de memòria (Informàtica)

Dateibeschreibung: 2 p.; application/pdf

Relation: https://dl.acm.org/citation.cfm?doid=3178487.3178535; info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; info:eu-repo/grantAgreement/EC/FP7/321253/EU/Riding on Moore's Law/ROMOL; https://hdl.handle.net/2117/117284

Verfügbarkeit: https://hdl.handle.net/2117/117284
https://doi.org/10.1145/3178487.3178535

Runtime-assisted shared cache insertion policies based on re-reference intervals

Autoren: Dimic, Vladimir Moretó Planas, Miquel Casas, Marc et al.

Weitere Verfasser: Dimic, Vladimir Moretó Planas, Miquel Casas, Marc et al.

Schlagwörter: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Microprocessors, Parallel processing (Electronic computers), Cache memory, Shared cache, Replacement policy, Runtime system, Task-based programming model, Hardware-software co-design, Microprocessadors, Processament en paral·lel (Ordinadors), Memòria cau

Dateibeschreibung: 13 p.; application/pdf

Relation: https://link.springer.com/chapter/10.1007/978-3-319-64203-1_18; info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; info:eu-repo/grantAgreement/EC/FP7/321253/EU/Riding on Moore's Law/ROMOL; https://hdl.handle.net/2117/107652

Verfügbarkeit: https://hdl.handle.net/2117/107652
https://doi.org/10.1007/978-3-319-64203-1_18

Leveraging PaRSEC runtime support to tackle challenging 3D data-sparse matrix problems

Autoren: Cao, Qinglei Pei, Yu Akbudak, Kadir et al.

Weitere Verfasser: Cao, Qinglei Pei, Yu Akbudak, Kadir et al.

Schlagwörter: Low-rank matrix computations, Task-based programming model, Dynamic runtime system, Asynchronous executions and load balancing, High-performance computing, User productivity, Environmental applications

Dateibeschreibung: application/pdf

Relation: https://ieeexplore.ieee.org/document/9460493/; https://repository.kaust.edu.sa/bitstream/10754/665738/1/ipdps2021-initial-submission.pdf; Cao, Q., Pei, Y., Akbudak, K., Bosilca, G., Ltaief, H., Keyes, D., & Dongarra, J. (2021). Leveraging PaRSEC Runtime Support to Tackle Challenging 3D Data-Sparse Matrix Problems. 2021 IEEE International Parallel and Distributed Processing Symposium (IPDPS). doi:10.1109/ipdps49936.2021.00017; 2-s2.0-85113583277; 79-89; http://hdl.handle.net/10754/665738

Verfügbarkeit: http://hdl.handle.net/10754/665738
https://doi.org/10.1109/IPDPS49936.2021.00017

Performance testing of ML and HDC : parallelized applications on top of RISC-V architecture ; Performance testing of python libraries

Autoren: Vergés Boncompte, Pere Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors Badia Sala, Rosa Maria et al.

Weitere Verfasser: Vergés Boncompte, Pere Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors Badia Sala, Rosa Maria et al.

Schlagwörter: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, RISC microprocessors, Machine learning, RISC-V, Hyperdimensional Computing, Performance, High-Performance Computing, Task-based programming model, RISC (Microprocessadors), Aprenentatge automàtic

Dateibeschreibung: application/pdf

Relation: https://hdl.handle.net/2117/372818; 169630

Verfügbarkeit: https://hdl.handle.net/2117/372818

Performance testing of ML and HDC : parallelized applications on top of RISC-V architecture

Autoren: Vergés Boncompte, Pere Badia Sala, Rosa Maria Nicolau, Alexandru et al.

Weitere Verfasser: Vergés Boncompte, Pere Badia Sala, Rosa Maria Nicolau, Alexandru et al.

Quelle: UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)

Schlagwörter: Machine Learning, RISC microprocessors, High-Performance Computing, Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Performance, Machine learning, RISC (Microprocessadors), Aprenentatge automàtic, Hyperdimensional Computing, RISC-V, Task-based programming model, Informàtica::Arquitectura de computadors [Àrees temàtiques de la UPC]

Dateibeschreibung: application/pdf

Zugangs-URL: https://hdl.handle.net/2117/372818
http://hdl.handle.net/2117/372818

Reliable runtime architecture for multiprocessor systems on chip

Autoren: Σκαρλατος Δημητριος http://users.isc.tuc.gr/~dskarlatos Skarlatos Dimitrios http://users.isc.tuc.gr/~dskarlatos Πνευματικατος Διονυσιος et al.

Weitere Verfasser: Σκαρλατος Δημητριος http://users.isc.tuc.gr/~dskarlatos Skarlatos Dimitrios http://users.isc.tuc.gr/~dskarlatos Πνευματικατος Διονυσιος et al.

Schlagwörter: Computing, Fault-tolerant,fault tolerant computing,computing fault tolerant, Computer reliability,computers reliability,computer reliability, CLR (Common Language Runtime),common language runtime computer science,clr common language runtime, SOC design,Systems on chip,systems on a chip,soc design,systems on chip, Multicores, Task Based Programming Model, Field programmable logic arrays,FPGAs,field programmable gate arrays,field programmable logic arrays,fpgas

Dateibeschreibung: application/pdf

Relation: info:eu-repo/grantAgreement/EC/FP7/246686; http://purl.tuc.gr/dl/dias/58F95797-B712-4999-9DDE-F2FC5A8CB56C

Verfügbarkeit: http://purl.tuc.gr/dl/dias/58F95797-B712-4999-9DDE-F2FC5A8CB56C

Runtime assisted cache memory optimizations

Autoren: Dimic, Vladimir Moreto Planas, Miquel Valero Cortés, Mateo et al.

Weitere Verfasser: Dimic, Vladimir Moreto Planas, Miquel Valero Cortés, Mateo et al.

Quelle: Recercat. Dipósit de la Recerca de Catalunya
instname
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)

Schlagwörter: arquitectura de computadors, Jerarquia de memòria (Informàtica), Memory hierarchy (Computer science), sistema operatiu, runtime, model de programació basat en tasques, Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, processor design, operating system, cache, processor cache, computer architecture, task-based programming model, Informàtica::Arquitectura de computadors [Àrees temàtiques de la UPC], disseny del processador

Dateibeschreibung: application/pdf

Zugangs-URL: http://hdl.handle.net/2117/77989
https://hdl.handle.net/2117/77989

Reliable runtime architecture for multiprocessor systems on chip

Autoren: Σκαρλατος Δημητριος http://users.isc.tuc.gr/~dskarlatos Skarlatos Dimitrios http://users.isc.tuc.gr/~dskarlatos Πνευματικατος Διονυσιος et al.

Weitere Verfasser: Σκαρλατος Δημητριος http://users.isc.tuc.gr/~dskarlatos Skarlatos Dimitrios http://users.isc.tuc.gr/~dskarlatos Πνευματικατος Διονυσιος et al.

Schlagwörter: Computing, Fault-tolerant,fault tolerant computing,computing fault tolerant, Task Based Programming Model, Computer reliability,computers reliability,computer reliability, Field programmable logic arrays,FPGAs,field programmable gate arrays,field programmable logic arrays,fpgas, Multicores, CLR (Common Language Runtime),common language runtime computer science,clr common language runtime, SOC design,Systems on chip,systems on a chip,soc design,systems on chip

Dateibeschreibung: application/pdf

Zugangs-URL: http://purl.tuc.gr/dl/dias/58F95797-B712-4999-9DDE-F2FC5A8CB56C

Task-level checkpointing system for task-based parallel workflows

Autoren: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors Barcelona Supercomputing Center Vergés Boncompte, Pere et al.

Index Begriffe: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, High performance computing, Fault-tolerant computing, Parallel processing (Electronic computers), Checkpointing, Task-based programming model, Recovery system, Fault tolerance, Càlcul intensiu (Informàtica), Tolerància als errors (Informàtica), Processament en paral·lel (Ordinadors), Conference report

URL: http://hdl.handle.net/2117/387402
https://link.springer.com/chapter/10.1007/978-3-031-31209-0_19
https://link.springer.com/chapter/10.1007/978-3-031-31209-0_19

Performance testing of ML and HDC : parallelized applications on top of RISC-V architecture

Additional Titles: Performance testing of python libraries

Autoren: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors Badia Sala, Rosa Maria Nicolau, Alexandru et al.

Index Begriffe: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, RISC microprocessors, Machine learning, RISC-V, Hyperdimensional Computing, Machine Learning, Performance, High-Performance Computing, Task-based programming model, RISC (Microprocessadors), Aprenentatge automàtic, Master thesis

URL: http://hdl.handle.net/2117/372818

RICH: implementing reductions in the cache hierarchy

Autoren: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors Barcelona Supercomputing Center et al.

Index Begriffe: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, High performance computing, Memory management (Computer science), Parallel programming (Computer science), Shared memory, Caches, Reductions, Task-based programming model, Superordinadors, Gestió de memòria (Informàtica), Programació en paral·lel (Informàtica), Conference report

URL: http://hdl.handle.net/2117/192495
https://dl.acm.org/doi/abs/10.1145/3392717.3392736
https://dl.acm.org/doi/abs/10.1145/3392717.3392736
info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII
info:eu-repo/grantAgreement/AGAUR/2017 SGR 1414
info:eu-repo/grantAgreement/AGAUR/2017-SGR-1328
info:eu-repo/grantAgreement/AEI/RYC-2016-21104
info:eu-repo/grantAgreement/MINECO/2PE/RYC-2017-23269
info:eu-repo/grantAgreement/EC/FP7/321253/EU/Riding on Moore's Law/ROMOL