Výsledky vyhledávání - "Dynamic inter-Thread vectorization"

Transforming TLP into DLP with the dynamic inter-thread vectorization architecture

Transformer le TLP en DLP avec l'architecture de vectorisation dynamique inter-thread

Autoři: Kalathingal, Sajith

Thesis Advisors: Rennes 1, Seznec, André, Collange, Sylvain

Témata: Multi-Threading simultané, SPMD, SIMD, Vectorisation dynamique, Architectures des microprocesseurs, Simultaneous Multi-Threading, Dynamic inter-Thread vectorization, Microprocessor architectures

Dostupnost: http://www.theses.fr/2016REN1S133/document

Transforming TLP into DLP with the dynamic inter-thread vectorization architecture ; Transformer le TLP en DLP avec l'architecture de vectorisation dynamique inter-thread

Autoři: Kalathingal, Sajith Inria Rennes – Bretagne Atlantique Institut National de Recherche en Informatique et en Automatique (Inria) a další

Přispěvatelé: Kalathingal, Sajith Inria Rennes – Bretagne Atlantique Institut National de Recherche en Informatique et en Automatique (Inria) a další

Zdroj: https://theses.hal.science/tel-01426915 ; Hardware Architecture [cs.AR]. Université de Rennes, 2016. English. ⟨NNT : 2016REN1S133⟩.

Témata: Simultaneous Multi-Threading, SPMD, SIMD, Dynamic inter-Thread vectorization, Microprocessor architectures, Multi-Threading simultané, Vectorisation dynamique, Architectures des microprocesseurs, [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR]

Relation: NNT: 2016REN1S133

Dostupnost: https://theses.hal.science/tel-01426915
https://theses.hal.science/tel-01426915v3/document
https://theses.hal.science/tel-01426915v3/file/KALATHINGAL_Sajith.pdf